EUVリソが量��に向け進歩、TSMCが1000��/日、ギガフォトン140W
EUVが��実に進歩している。��湾のTSMCがASMLのNXE:3300B EUVリソグラフィ����を使って、1日に1000��以�屐∀�光できたことを、オランダのASMLが発表した。また日本のギガフォトン(小松��作所の100%子会社)は半導��量��レベルに�Zい140W、デューティ比50%で連��運転を達成したと発表した。 [→��きを読む]
2015年2月
まさか、クロストークで�T合させる無線通信�\術で6Gbpsを実証
電磁�c�T合、磁�c共鳴、キャパシタンス�T合などでチップ同士やワイヤレス給電などの�\術がこれまであったが、まさかと思えるクロストーク�T合によるワイヤレス�\術が登場した(図1)。�葼�j学の��田忠広教�bが提案、ISSCC（International Solid-State Circuits Conference）2015でその�~効性を��らかにした。 [→��きを読む]
16nm FinFETプロセスのFPGAを量��へ
16nm FinFETプロセスがいよいよFPGAを�}始めに量��が始まる。昨�Q出荷されたIntelの新しいプロセッサ「Broadwell」にも14nm FinFETプロセスが使われたが、�攵妌場がパイロット�攵妌場であり、量�妌場ではなかった。このほどXilinxが出荷する16nm FinFETプロセスのUltraScale+ファミリ(図1)が量��チップといえそうだ。 [→��きを読む]
2017�Q、半導��の�Q間出荷量は1兆個へ
半導��デバイスの出荷量が2017�Qには1兆個を��えそうだ。このような予�RをIC Insightsが発表した。1978�Qの326億個が2017�Qには1兆245億個に�\加すると予�Rしている。この39�Q間での平均出荷数量は9.2%で成長していることになる。 [→��きを読む]
日本��半導�����]����は好調を維�e
![日本��半導�����]����は好調を維�e](/assets_c/900px/150224-bbratio.png "日本��半導�����]����は好調を維�e")
日本��半導�����]����が相変わらず好調だ。日本半導�����]����協会（SEAJ）によると、2015�Q1月における�p�R�Yは3ヵ月の�‘以振僂�1205億9000万��、販売�Yは同956億9000万��、B/Bレシオは同1.26となった。このところ半導�����]����は�W定に推�，靴討い�(図1)。 [→��きを読む]
Appleが本気でクルマEVを作るとしたら
先週、�jきなニュースが二つあった。�kつは、Appleが電気�O動�Z（EV）を2020�Qまでに�攵�を始めるというニュースであり、もう�kつは�j日本印刷がナノインプリントリソグラフィ�\術の「型（テンプレート）」の量��を2015�Q中に開始するというもの。AppleのEV���]は、Tesla Motorsのライバルになることを�T味する。 [→��きを読む]
�E�Wの���_、敏感な反応 …インドfab、14-nm量��、������策
アジアでは旧��月、南�櫃任魯�ーニバルのこのタイミングではあるが、グローバル半導��業�cでは�R�`する動きに絶え間ないところがある。まさに�E�Wの���_という表し�気�見られるが、�盜颪練R��みのない半導��メーカーがインドでのアナログfab設立に$1 billionの投�@を発表、驚かせている。また、敏感な反応が湧いてくる動きとして、Samsungの先端を切る14-nm FinFETモバイル半導��の量�凮始、そしてQualcommはじめ反発が予�[されるロイヤリティを下げる可��性を�wんだIEEEの������策の変��がある。 [→��きを読む]
高級なFPGAをもっと使いやすく、開発キットに�R��するAltera、マクニカ
「FPGAをもっと身�Zに使ってほしい」。こんな気�eちで高級なFPGAをもっと使いやすい開発ツールの提供にAlteraとマクニカが共同で�Dり組んでいる。最�j5万LUT（ルックアップテーブル）を�eつAlteraのFPGAであるMAX10シリーズのユーザを拡�jするため、Alteraは使いやすさを念頭に��いた開発ツールDK-DEV-10M50-Aを3月から出荷する。 [→��きを読む]
ネジ釘的なFPGAを2.5億個出荷したLattice
小さくても�v路の�{加が�~単にできて、しかも実���C積が1.4mm角しかない。アプリケーションプロセッサやASICなど中核半導��のコンパニオンチップとして使えば、スマホやタブレットなどにおいて、実��基���C積を�\やさずに携帯デバイスの機�Δ鮗{加できる。Lattice SemiconductorのiCE40 UltraLite(図1)は「ネジ釘」的に使えるロジックだ。 [→��きを読む]
地下莂覆�ﾅ星からの電�Sが届かない場所の�R位実�xにCSRが参加
ﾅ星からの電�Sが届かない屋内や地下にいても歩行�vの位��を検出する�\術が開発されつつあるが、国土交通省が東�B駅周辺でその実証実�xを行った。間もなく、その�T果が�o表される��画である。 [→��きを読む]
