去る12月に東�Bで開��された国際半導�����]シンポジウムISSM2024でも、AIを����して半導�����]を革新しようという発表が相次いだ（参考�@料1）。「ノウハウをサイエンスに」を基本スタンスとするISSM2024で�R�`されたAIによる半導�����]革新に関する日本の半導��メーカー（キオクシア、東��、ローム、ソニー）の発表を紹介して、日本の半導�����]現場でのAI����の様子をレポートしよう。ほかにも興味ある発表が�H数あったので、興味なる�気六温憂@料1を参照いただきたい。なお、　本文中にAI��語がいくつも出てくるが、わからない�気�ChatGPTのような�收�AIに��ねて理解を深めていただきたい。

図1　AIはすべての����やアプリで����されAI革命を��こす　出�Z：TSMC Mii�崟壁�社長のIEDM 2024基調講演より

ベイズ最適化を��いて少ない実�x�v数でプロセス設��最適化 -キオクシア
キオクシアからは、「3D NAND フラッシュメモリのための�H�`的ベイズ最適化を��いたウェットエッチング設��最適化」　が発表された。ベイズ最適化とは、確率的推�bに基づいて最適なパラメータや条�Pを探る、マシンラーニング（機械学�{）の�}法の�kつである。

�Z�Q、半導�����]プロセスの複雑化に伴い、デバイス構�]を高�@度に最適化する��要性が高まっている。例えば、バッチ式のウェットエッチング����では、プロセス�汭の薬�]の流れの不均�k性によりウェーハのエッチング�X��にばらつきが�擇犬襪海箸�ある。この問��に�瓦靴討蓮⊆促ΕА愁呂鮹�いたエッチング実�xの�T果に基づいて����構�]を最適化することにより、さらに均�kなエッチング�X��を実現することができる。しかし、この�桔，任蓮‰H数の試行実�xと専門的な��識が��要となり、��効率である。

3Dフラッシュメモリでは、ワード線形成時のSiNの���I的なエッチングにおいて、�崕劼量筱�が顕在化している。本研�|では、�H�`的ベイズ最適化を�W��した革新的な�}法を導入し、エッチング�]の流�]、�tちエッチング�]中のシリコン濃度を�@密に�U御可�Δ丙播�なウェットエッチング�摚��パラメータを導出した。この�}法では、流��シミュレーションから�uられた数値情報だけでなく、流��シミュレーション画�気鮹�いてベイズ最適化を実施し、エッチング��デザインを最適化している。その�T果、実ウェ―ハ実�xを行うことなく、�]期間でエッチング��デザインを最適化できるようになったという。

このように、キオクシアではプロセス条�Pを少ない実�x�v数で最適化するため、ベイズ最適化を����しているが、ベイズ最適化での試行�v数をさらに削��するため、同社は新たな初期実�x��画法の発表も行った。この初期実�x��画法では、複数の実�xパラメータからなる高次元空間内に、少量の実�x点を�k様に配��する。

キオクシアは、300mmウェ―ハでの高アスペクトホール・ドライエッチングプロセスを例にこの�}法の適��を����的に��した（図2参照）。エッチング�C内均�k性に影�xを与える可��性のある複数の実�xパラメータを��いて、この初期実�x��画法で導出した条�Pで初期実�xを行った。さらにベイズ最適化で条�P探索を行うことで、エッチング�C内均�k性が最適化されるまでの実�x試行�v数が、�j幅に削��可�Δ箸覆襪海箸鮨�した。

図2　ベイズ最適化のためのドライエッチング����におけるプロセスパラメータ抽出　出�Z：KIOXIA

ドメイン��識の転�ヽ��{による仮�[���R -東��

東��グループは、ドメイン��識の転�ヽ��{による仮�[���R（VM）について発表した。�覦���識の転�ヽ��{とは、ある問��を解��する際に�uた専門的な��識を別の問��の解��に��点を当てた機械学�{（マシン・ラーニング）の�k�|である。

���R（VM）は半導�����]において、センサデータを��いてウェーハの��性を予�Rするために不可�Lである。ただし、高次元性や��定常性などの問��により、��確な VM を構築することは困�Mである。Lasso （Least Absolute Shrinkage and Selection Operator)
などの��来の�桔，任蓮���徴���Iとパラメータ推定を同時に実行するが、ドメイン��識と��合する可��性がある。そこで、東��は、ドメイン��識を�v帰モデルに組み込む新しい�桔，任△� Weighted Transfer Lasso を紹介した。反応性イオン エッチング データを使��した実�xでは、��来の�桔，犯羈咾靴道@度と�k椸�が向�屬靴討い襪海箸�実証され、信頼性の高い VM ��新の可��性を東��は�喞瓦靴拭�

歩�里泙蠶祺射廾�解析にAIを���� -ローム
ロームは、「�j��模言語モデルを����した迅�]かつフレキシブルな歩�里泙衒�析」について発表し、ISSM2024最優秀�b文賞に��いた。

半導�����]には複雑な工��がたくさん含まれるため、経�x�l富な�\術�vであっても���]歩�里泙蠶祺射廾�について解析することは困�Mである。ロームは、「あるパワー半導������の��性がある期間�K化した」というような場合について、��定の��性に影�xを与える要因を��定するためのフレームワークを提案した。このフレームワークは、入��、���I、分析、解�圓�4つのレイヤーで構成されており、���Iと解�圓離譽ぅ筺爾砲�いては、AIに基づき�_要な革新がなされている。

���Iレイヤーでは、�j��模言語モデル（LLM）が分析表のメタデータを�W��して�`の�鐇�を推�Rし、行のフィルタリングとターゲット変数の識別のための�`の��確な��定を容易にしている。解�堊悗任蓮▲廛蹈札江霾鵑帆蟯悗鯏�合し、実行可�Δ淵廛蹈札慌���やリスク�h価を提案している。このアプローチは、歩�里泙蟆鮴呂魏���し、�攵�データを効果的に解�圓垢襪燭瓩法�LLMをドメイン�w�~の�}法と統合する可��性を��唆している。ロームは、半導�����]プロセスにおける歩�里泙蟆���努��を合理化し、コスト削��を図り�攵掚向�屬硫���性を�喞瓦靴討い襦�

図3　歩�里泙蠶祺射廾�を��定するための���I・解�埣奮�でのLLM����　出�Z：ROHM

ディープラーニングを��いたウェーハ表�C�L陥検出の改�� -ソニー
ソニーセミコンダクタからは、「ディープラーニングを��いたChip-on- Wafer （CoW）表�C�L陥検出の��確さの改��」と��する発表が行われた。CoWプロセスの����を確保するためには,高感度での表�C�L陥検�hが不可�Lであるが,ダイシング・ソーティングされたチップ�屬糧�小�L陥を高�@度かつ効率的に検出することは,��定の偽�L陥の�T在により,ウェーハ����の�L陥検�hよりも困�Mである.本研�|では、ディープラーニングを��いた画���O動分類を適��することで、偽�L陥の検出率を低��し、�`的の�L陥のみを検出することに90%以�屬隣�確さで成功したという。

図4　Chip-on-Wafer�屬麗L陥検出へのディ−プラーニングの����　出�Z：SONY

日本を世�c�kの半導���j国に押し�屬欧�20世紀の日本のモノ�]りは、�^�a�\術�vや作業�^のカンと経�xに�Г┐蕕譴討�た。それが今や欧�歟羶瓦�AIに��き換わり、さらに��確な�攵懂�Pの最適化や���]の効率化を迅�]に行えるようになって�攵掚が著しく向�屬靴討�ており、日本勢もうかうかしてはいられない。日本の半導��メーカーは、さらにAIを����して国際��争��をつけて再び世�cへ飛躍することを期待したい。

参考�@料
1. ISSM Website