半導はをS瞰して“oり合わせる”ことが要な噞
半導噞は、O動Z噞と同様に、(日本人がuTな)“oり合わせ”型の噞である。ではなぜ、O動Zは世c最咾任△襪砲盍悗錣蕕此半導はそうではないのか?その原因は、組Eが“oり合わせ”に相応しい構]をしていないことにある。日本人がuTな“oり合わせ”を擇すためには、どうすべきか。その解策を提案する。
1.半導はモジュラー型噞か?
半導業cの外笋砲い訖諭后蔑磴┐弌⊆匆餡奮愬vやE家などの識人)が、半導業cをどのように見ているかごTじだろうか?筆vのxから言うと(R1)、業c外の人々の間で信じられている定説は以下の通りである。
・O動Zはインテグラル(oり合わせ)型噞、半導はモジュラー(組み合わせ)型噞
・日本人は、oり合わせξが高い
・ゆえに、日本のO動Z噞は咾
・k機半導は、その]\術がに組み込まれているため、をP入して並べてボタンを押せば、容易に]できる。
・つまり、半導は、パソコン]と同様な組み合わせ型噞であるため、日本人の咾澆任△誚oり合わせが擇されない。だから、日本半導噞は弱い。
著@j学に在籍する著@な社会科学vですら、その著作の中で、堂々と、このようなb説を主張している(R2)。半導の開発や攵墇場を良く瑤辰討い訖傭からすれば、到f、信じがたいb説であろう。
2.外笋ら見た半導業c
半導業cの外笋砲い訖諭垢、半導]の中身をしく理解していない。これは、半導]が、外笋ら見ただけでは、常にわかりにくいものであるからに他ならない。外笋ら見えるのは、設投@に莫jな@金が要であること、その設△Q々高_していくこと、その高Yな設△鯤造戮仁名妌場では歩里泙蠅箸いΕ侫.ターが半導のコストを左すること、この度であろう。
3.インテグレーション\術のT在
では、しい半導の]\術はどのようになっているのだろうか? 半導の]\術には、3段階の階層がある(図1)。1)まず、半導]工を構成する最小基本単位の要素\術がある。例えば、成膜\術、リソグラフィ\術、エッチング\術、浄\術などがある。2)次に、これら要素\術を組み合わせて半導集積v路をシリコンウェーハ屬坊狙するためのインテグレーション\術がある。例えば、DRAMでは、500工以屬らなる工フローをインテグレーション\術により構築する。3)さらに、インテグレーション\術によって構築した工フローにってシリコンウェーハ屬勃`Yとする性Δよびの半導集積v路を作りこみj量攵する量\術がある。量\術においては、歩里泙蠅_要なT味をeつ。
半導業cを外笋ら眺めた場合、高YなをAって並べている要素\術は見える。また、量妌場での歩里泙蠅盡える。しかし、インテグレーション\術は見えない。このインテグレーション\術が見えないことが、“半導はoり合わせ型ではなく組み合わせ型噞だ”と誤解してしまう原因であると思われる。はっきり言えば、O動Z噞と同様に、半導は、高度な“oり合わせ型”の噞なのである(R3)。
4.日本半導噞の弱点はどこにあるのか?
O動Zも、半導も、どちらも日本人がuTな“oり合わせ”型の噞である。ではなぜ、O動Zは世c最咾覆里法半導はそうではないのか? 日本半導噞の弱点はどこにあるのだろうか? この問を、要素\術v、インテグレーション\術v、設\術v、および経営vの立場から分析してみたい。そして、最後に、日本半導噞が、日本人のuTな“oり合わせ”を擇して、きをDり戻すにはどうしたら良いかを考察する。
1)要素\術v
リソグラフィ\術やドライエッチング\術など、Q|の要素\術が、極度に、専門化してしまった。そのT果、リソグラフィ\術vはk據▲螢愁哀薀侫を行う。ドライエッチング\術vや浄\術v、CMP\術vも同様に、O分の専門の要素\術をk據⊆{いけるというのが昨Zの現Xである。リソグラフィ\術vがドライエッチングに転向したり、ドライエッチング\術vが浄\術vに転向したりすることはまずほとんどない。
そのT果、要素\術v達はO身の専門の要素\術に化するために、そのほとんどが、k擇隆屐◆肇肇薀鵐献好燭鮑遒辰燭海函匹魴俎xできない。つまり、トランジスタを作るということをS瞰して、O身の要素\術を最適化できない\術vがほとんどなのである。
2)インテグレーション\術v
2Qi、インテル社のインテグレーション\術vへのヒアリングを行った。そのT果、彼らは、半導デバイスの原価から逆Qして、プロセスフローを構築していた(R4)。彼らは、まず、攵する半導デバイスが組み込まれる(例えばパソコン)の価格および原価を[定する。次に、この原価から半導デバイスの価格および原価をめる。そして、この原価を実現する歩里泙蠅鬲める。例えば、価格2万、原価1万、歩里泙90%といった差腓任△襦そして、原価1万、歩里泙90%に“なるように”、プロセスフローを構築する。その際、最優先するのはコストである。極]いフローを組み、極Q工をシンプルにしてスループットを屬欧襦また、`Yとする歩里泙蠅簀軸を達成できるようにフローを工夫する。
k機日本の半導メーカーのほとんどのインテグレーション\術vは、プロセスフロー構築の際、半導デバイスの性Δ鮑罵ダ茲靴討い襦覆箸いΔ茲蝓∪Δ靴考えていない)。より高性Δ淵肇薀鵐献好燭鮑遒襪茲Δ忘悩を尽くす。コストに関する考慮はない。そのT果、フローは長くなる。また、Q工のプロセスが複雑になり、スループットがKくなる。このようなフローを量妌場にヾ匹垢襪函当ながら]設△Hくなる。また、複雑なプロセスを実現するためにはRになる。そのT果、コストは\jする。量妌場でのコスト削では、ウェーハ価格や材料価格をらすのが@いっぱいであり、「まさに焼け石に水。量妌場ではコスト削問がを噴く」ことになる。
3)設\術v
インテルのヒアリングから、プロセスフローのインテグレーションにより、デバイスのコストにjきな差が出ることがわかった。では、設のやり気砲茲辰謄灰好箸忘垢出ることはないのだろうか?
あるj}半導メーカーの元設責任vにヒアリングしたところ、「設でコストに差が出る? …(しばらく考えて)、そうかもしれない」というv答であった。次に、設関係のコンソーシアムの責任vに同様なヒアリングを行ったところ、「…(やはりしばらく考え込んで)、そうかもしれない」と同じv答であった。さらに、あるj}半導メーカーの設統括霙垢貌瑛佑淵劵▲螢鵐阿鬚靴燭箸海蹇◆崟濕のやり気妊灰好箸忘垢出るだって? そんなことはありuない。設なんて誰がやったって同じだ。デバイスのコストに差が出るということはありuない」という信じられないv答を耳にした。
これらのv答に満Bできなかった筆vは、設ファブレスへのヒアリングを試みた。設ファブレスは、設だけで収益を屬欧討い襦きっとコストに敏感であろうと思ったからだ。3社にヒアリングしたT果、ね、次のようなT果をuた。
「設には、jきく分けて4段階ある。まず、k段階のアーキテクチャ設。ここで、うまい設vとそうでないのとでは、デバイスのコストに10倍の差が出る。次に、二および段階のb理設およびv路設。ここでは、うまい設vとそうでないのとでは2〜3倍の差が出る。最後のレイアウト設。ここでは、うまい設vとそうでないのとでは、数押鵑虜垢出る」。
「設のやり気妊妊丱ぅ垢離灰好箸忘垢出ないのか?」と問して、「出る」とt答できない設関係v、および「差が出る筈がない」と言した設関係vは、kどのような設を行っているのだろうか?
4)マネージャおよび経営v
日本半導メーカーの組Eにおいて、どのような社^が格し、どのような社^がマネージャおよび経営vになるのだろうか?
半導は、ムーアの法Г亦って3Qごとに70%微細化をしけている。そのT果、\術のM度はQ々高くなる(図2a)。ここで仮に、1980Qに微細加工グループに新人5人が配錣気譴燭箸靴茲Α新人5人は、微細加工\術の開発を、それぞれ担当するとする。
10Qが経圓掘1990Qになった。この10Q間で微細化はより進tし、\術的M度が\jしている。10Qi新人だった5人には、職位に変化が擇犬討い襦6\術で功績をあげたvが、課長に進している(図2b)。課長になると、\術から遠ざかる向がある(その気“偉い”と思われている)。そのT果、無Σ修垢覯歡垢出現する。なぜなら、\術がuTで\術で功績があったから課長になったのであり、マネジメントξがあったわけではないからである。
さらに10Qが経圓掘2000Qになった。微細化はさらに進tし、\術的M度はますます\jしている。例の5人は、その後どうなったのであろうか? 10Qi課長だったvから霙垢誕擇靴討い襦平2c)。霙垢砲覆襪函△泙垢泙攻\術から遠ざかる。その霙垢\術に関わっていたのは、はるか彼気何Qiであり、最先端の\術はくわからなくなっている。そのT果、完に無Σ修掘△官5に入る。
k機20Qたっても未だに課長に進せずに\術を作っているvもいる。つまり、\術開発があまりuTではなく、さしたる功績もあげられないものが、加]度的にMしさを\した\術開発を行わなければならなくなっている。
つまり、\術がuTなvは]期間で\術開発の功績を挙げ、そのごp美で課長や霙垢妨進し、\術には関わらなくなる。その反C、uTな\術ではないマネジメントが仕になるが、そもそも、マネジメントξをAわれて課長になったのではない。そのため、ほとんどの課長および霙垢無Σ修垢襦そのT果、最も\術的にξの低いvが、加]度的にMしさを\す\術開発を行わなければならないのである。なんというジレンマだろうか。
以屬里茲Δ覆海箸ら、半導の組Eにおいては、マネジメントできないマネージャ、経営できない経営vがH数T在することになる。
5.“oり合わせ”を擇すために
半導噞は、O動Z噞と同様に、日本人のuTな“oり合わせ”型の噞である。しかし、世c最咾O動Z噞に瓦靴董日本半導噞は、今kつパッとしない。それは、組Eが“oり合わせ”に最適な構]になっていないことにあると考えられる。先鋭化してしまってO分の専門覦茲靴見えていない要素\術v、性Δ靴頭にないインテグレーション\術v、デバイス・コストなど考えたこともない設v、マネジメントξのないマネージャ、経営ξのない経営v。
要するに、]\術は“oり合わせ”が要であるにも関わらず、組Eはモジュール化してしまっている。加えて、最適な人材がマネージャや経営vになっていない。
では、どうしたら良いのか? すべての\術vが、をS瞰した屬如O身の専門分野を最適化できるようにすべきである。的に言えば、\術vは、k度は、O分でCMOSのプロセスフローを書き、O分で屬ら下までプロセスをやってみて、トランジスタを動かすという経xを積むべきではないか? また、優秀な\術vをむやみに管理職にしない仕組みが要だ。優秀な\術vは、\術vとして高給で処遇するようにする。さらに、設v、インテグレーション\術vは、k度は、マーケテイングおよび営業を経xするべきである。O分の作るデバイスが、x場の中で、どのような機_において、誰に、どのように使われるのかを瑤辰討くべきである。そして、マネージャおよび経営vは、最低でもビジネススクールでMBAまたはMOTを学ぶべきだ。\術vが\術開発を行うためには、駘学、化学、電磁気学、統学、半導工学など、関係する学問を咾垢襪世蹐Αそれと同様に、プロのマネージャ、プロの経営vになるのであれば、経営学を咾垢襪海箸要不可Lの素養である。
経営ξのある経営v、マネジメントξのあるマネージャが、世cの動向をS瞰してデシジョンする。設vおよびインテグレーション\術vが、x場をS瞰して、設し、プロセスフローを構築する。プロセス\術vは、デバイスをS瞰して、専門の要素\術を開発する。このようにすれば、争のある半導デバイスが]できると思われるが、どうだろうか?
湯之嵶
R1:筆vは2002Q10月まで、16Q間に渡り半導の微細加工\術開発にした。その後、4Q半、同志社j学で、社会科学vとして、外笋ら、半導業cを荵,靴拭
R2:例えば、藤本隆梮『日本もの]り哲学』日本経済新聞出版社、2004Q6月、146ページ。
R3:半導がoり合わせ噞であることを証するために、同志社j学商学陲]v良始教bと共著で、以下のb文を執筆した。]v良始、湯之嵶粥2008)「半導]プロセス開発と工アーキテクチャb −をP入すれば半導は]できるか−」同志社商学、60巻、3・4。54〜154ページ。
R4:湯之嵶粥2006) 「日本半導噞のコスト争に関するk考察 −プロセス開発の初期壻に問あり−」\術革新型企業創撻廛蹈献Дト、Discussion Paper Series #06-08.