著�v：　元半導��理工学研�|センター（STARC）/元東��　��瀬　啓

3.3チップ性���k覧と�\術的ポジショニング
本�Iでは、��4章で説��する10個のチップを�S瞰できるように性���k覧表を��いて説��する。またグラフを��いて�Qチップの�\術的なポジションを��す。

表6 代表的ニューロチップ 仕様�k覧

(1) 仕様�k覧の内容
表6の仕様は比較的そろいのよい項�`を���Iした。チップコード�@のなかで、IoE、DL/DI(Deep Learning/Deep Inference：参考�@料86)、およびUI/UX(参考�@料87)は�b文のタイトルから引��して命�@した。ほとんどのチップがASICである（少し引��に偏りがあった）。まず����をCNNとDNN（狭�IのDNN）のカテゴリーに分けている。層構成（C型とかCF型）のタイプから判��して二分している。CNNのカテゴリーでは層構成C0型が3チップ、CF型が2チップである。

スタンフォード�j学のEIE(Energy Efficient Inference Engine：参考�@料46)は、圧縮�\術（Deep Compression 参考�@料45)��の���z�v路コア検証をモチーフとしたエンジンである。CF型・F型を����としているが主に���T合層を検討の����としている。このことからDNNのカテゴリーに入れた。

DL/DIをどちらに入れるかかなり迷ったが、DNN/���T合 学�{のグループに入れた。このチップはRBMを学�{の基本とするDBN (Deep Brief Network)のネットモデルに�Q込み（Convolutional）の�}法を�Dり入れている。本来なら左�笋�CNNに入れるべきだが、DBNを�喞瓦垢襪燭瓩亡困┐���に入れている。

表では�`立つよう記載していないが、TrueNorth(参考�@料84, 85)はこの表で唯�kのクロスバー�擬亜兵尊櫃浪穣[クロスバー�擬阿發靴�は仮�[ニューロン�擬亜Щ�分割�H�_を��いる：5.1�Iで説��）であり、かつニューロモルフィックチップである。入��と出��がアレイ�X（クロス�X）に配��されその交点が接��と�_みを表現する。

これに�瓦靴涜召魯丱��擬阿任△�。バスに演�Q��のコア（PE：Processing Engine/Element）を並�`、もしくはアレイ�X（��要に応じてNoC：Network on chipの搭載される）に配��しデータおよびパラメータ（フィルタ値、�_み）をバスから供給する。動作クロックに比例して演�Q�]度は�\�jする。

メモリ混載は�_要なファクターだ。DaDianNaoはバス�擬阿任△襪�、オンチップのDRAMにパラメータを格納することにより、パラメータアクセス時間の�]縮、さらにスケーラビリテ��ーの向��、そしてその�T果として�Q込み層はもとより���T合層の演�Q性�Ω��屬鮗{求する。それだけに�里泙蕕再暗�再構成機�ΑΤ��{機�Δ鬚眦觝椶靴震鄂甘�なチップだ（実際にはCAD実�△泙如�。なおKAISTのDL/DIおよびUI/UXは共に学�{機�Δ鯏觝椶靴織船奪廚任△襦併椎阿覆�ら理解できるレベルの詳細情報は�o表されていない）。

その他、表として�_要なポイントを�屬欧襪函∈能j入��次元数に�v路の��模が比例する。ShiDianNaoの入��次元数は1kであり、MNISTの32x32の入��を扱う小��模なものだ��仕様、例えば消�J電��を比較する際には最�jの入��次元数にも�R�Tが��要である。残念ながら入��の次元数の記載のないものもある。

圧縮�\術の搭載�X況をビット数と適��度のレベルで��した。例えば◎はかなり�jがかりに圧縮�\術を適��しているものを��す。EIEとIoEが両�dである。圧縮の詳細内容に関しては後述する（4.3�I）。なおEIE/IoEの実効ビット数は記載値より幾分�jきい。またTrueNorthは1bit(バイナリ：最�Zはターナリ)と称されているが、実効的には�{�J�Hい。

LSIとしての幾つかの性�Δ魏蔀覆砲泙箸瓩拭�性�Δ魏Ｊ造咾鉾羈咾垢襪里篭砲瓩薙e険な場合がある��仕様により�jきく変わる。まずメモリ混載の�~無、学�{機�Δ例~無、次にネットの構成型（C0/C1、及びCF/F型)、そして��模（入��次元数）により�jきく異なるので�料Tが��要だ。

(2)�Qチップのポジション
�Qチップのポジションをわかりやすくするために、層構成（CONV層/FC層：Fully Connected）と圧縮の�~無で分けマッピングした（図23）。チップのコード�@の横にエネルギー効率（GOPS/s/W）を添えた。その値によりマークの�jきさを変えた。1TOPS/s/W以�屬世判jきなマークを使��した。

また、表6にはないGoogleのTPU（参考�@料、88）をデータとして加えた。�|極の形として、CNNのC0型のモデルであるSqueezeNet (Deep Compressionを適��：参考�@料50)、またNMT（Neural Machine Translation：ニューラル機械翻�l：RNNモデルベース、参考�@料72、73）にPruning�\術を��加した�T果も加えてある。さらにTrueNorthも配��した。圧縮の��点から見ると、スパイキングをPruning（�O動で行っている）、接��をバイナリ量子化、さらに�_みをクラスタ分類していると類�瑤任�ると考えた（�H少無理があるが）。

初期(1〜2�Q�i)のCNN、学�{機�Δ鱆~するもの、最新のCNN、さらにスタンフォード�j学提唱のDeep Compression（DC）を適��したものがわかるように、グルーピングした。

図23 �Qチップのポジショニング

��3章では3.1�I〜3.3�Iにて、基本的な�v路構成の基本（��に�Q込み層）に関して説��を行い、また最�Z（2016�Q�i半）までのニューロチップの��要を���嚇�に説��した。次章（��4章）以�Tでは、チップの詳細をCNN��(4.1�I)、DNN��(4.2�I)、そして圧縮�\術(4.3�I)を��いたチップに分けて説��する。

---

参考�@料 (1〜55までは��1章と��2章を参照)

56. Jiantao Qiu, Jie Wang, Song Yao, Kaiyuan Guo, Boxun Li, Erjin Zhou, Jincheng Yu, Tianqi Tang, Ningyi Xu, Sen Song, Yu Wang and Huazhong Yang, "Going Deeper with Embedded FPGA Platform for Convolutional Neural Network",2016ACM pp.26-, FPGA'16, �{華�j学、Angel Eye, 2016222
57. Jeff Gehlhaar, "Neuromorphic Processing: A New Frontier in Scaling Computer Architecture", ASPLOS'14:Architectural Support for Programming Languages and Operating Systems, http://www.cs.utah.edu/asplos14/files/Jeff_Gehlhaar_ASPLOS_Keynote.pdf, https://dl.acm.org/purchase.cfm?id=2564710&CFID=687971028&CFTOKEN=91213122、Qualcomm, Neuromorphic�\術, 20140304.
58. Qualcomm Snapdragon Blog, "Snapdragon 820 Automotive processors debut at CES 2016", Qualcomm, SD820A, 20160106.
59. Qualcomm 仕様書, "Qualcomm Snapdragon 820A: Industry's first automotive grade SoC with integrated X12 LTE modem", Qualcomm, SD820A仕様書, 2016�Q.
60. EETimes, Junko Yoshida, 電子情報、2016�Q1月27日, "Google's Deep Learning Comes to Movidius/ Moving machine vision from data centers to devices", MovidiousのGoogleとの共同開発 発表 (インテル�A収後も�O社ホームページは変わらず、DJIとのプロジェクト内容も記されている), 20160127.
61. Product Brief, "Myriad 2 Vision Processor", Myriad2の��要仕様, 2014�Q7月.
62. Movidius社のHP, "Embedded Neural Network Compute Framework: Fathom", FathomおよびFathom USB Stick情報, Movidius社, 2016�Q.
63. TechCrunch Japan(日本語)電子情報, "Movidius、今度はFathomを発表-どんなデバイスもUSBスティックでニューラルネットワークが�W��可��", Fathom, Movidius社, 2016�Q4月29日.
64. Movidius社ホームページDJI, "DJI Unveils Mavic Pro Drone, Powered by Movidius", MA2155をDJI Droneに使��、2016�Q9月27日.
65. Movidius社ホームページ, "Movidius + Intel = Vision for the Future of Autonomous Devices", VPU＋Intel RealSense, 20160905.
66. Mike Demler, "Mobileye Increases Car EyeQ Computer-Vision Processors Will Enable Autonomous Vehicles", Microprocessor Report Insight Analysis of Processor Technologies, Mobileye, EyeQ4, 20150720.
67. Press Release Details, "The Road to Full Autonomous Driving: Mobileye and STMicroelectronics to Develop EyeQ(R)5 System-on-Chip, Targeting Sensor Fusion Central Computer for Autonomous Vehicles", Mobileye, EyeQ5, 20160517.
68. Nervana社のホームページ, "NERVANA HAS JOINED INTEL", Nervana社、Intel合��、20160823(合��).
69. Synopsys社ホームページ, "DesignWare EV5x Vision Processors", EV5シリーズ, Synopsys, 2015�Q3月.
70. Synopsys社Web, "Design Ware EV6x Embedded Vision Processors", もしくはhttp://www.synopsys.com/Japan/press-releases/Pages/20160601.aspx EV6シリーズ、20160602.
71. Jaehyeong Sim; Jun-Seok Park; Minhye Kim; Dongmyung Bae; Yeongjae Choi; Lee-Sup Kim, "A 1.42TOPS/W deep convolutional neural network recognition processor for intelligent IoE systems", 2016 IEEE International Solid-State Circuits Conference (ISSCC), Pages: 264 - 265, IoE, KAIST, 20160131.
72. Abigail See, Minh-Thang Luong, and Christopher D. Manning, "Compression of Neural Machine Translation Models via Pruning", Stanford�j, NMT (Neural Machine Translation)へのPruning適��, 20160629.
73. Abigail See, "CS224N Final Project: Exploiting the Redundancy in Neural Machine Translation", Stanford�j, NMT (Neural Machine Translation)へのPruning最初のアプリケーションへの適��, 2015�Q10月頃.
74. Danny Shapiro, "Automotive Innovators Motoring to NVIDIA DRIVE", NVIDIA Official Blog, NVIDIA DRIVE PX2, 20160104(CES).
75. Wikipedia Multilayer perceptron (MLP)
76. Geoffrey Hinton, A Practical Guide to Training Restricted Boltzmann Machines, トロント�j学の教材, RBM, 20100802.
77. Ruslan Salakhutdinov, Geoffrey Hinton, "An Efficient Learning Procedure for Deep Boltzmann Machines", Neural Computation 24, 1967-2006 (2012), RBM, 2006�Q8月24日.
78. Geoffrey E. Hinton, Simon Osindero, and Yee-Whye Teh, "A fast learning algorithm for deep belief nets", Journal Neural Computation archive, Volume 18 Issue 7, July 2006, Pages 1527 - 1554 MIT Press, DBN, 2017�Q7月.
79. Geoffrey E. Hinton; Ruslan R. Salakhutdinov, "Reducing the Dimensionality of Data with Neural Networks". Science 313 (5786): 504-507, Auto Encoder, 20060728.
80. Honglak Lee, Roger Grosse, Rajesh Ranganath, Andrew Y. Ng, "Convolutional Deep Belief Networks for Scalable Unsupervised Learning of Hierarchical Representations", Proceeding of the 26th Annual International Conference on Machine Learning ICML 2009, Pages 609-616, CDBN, 20090614.
81. Zidong Du, Robert Fasthuber, Tianshi Chen, Paoio Ienne, Ling Li, Tao Luo, Xiaobing Feng, Yunji Chen, Olivier Temam, "ShiDianNao: Shifting Vision Processing Closer to the Sensor", CAS, University of CAS, EPFL, Inria（フランス国立情報学�O動�U御研�|所）, The 42nd International Symposium on Computer Architecture (ISCA42/2015）, ShiDianNao, 2015�Q6月13日.
82. Bernard Bosi, Guy Bois, and Yvon Savaria, "Reconfigurable pipelined 2D convolvers for fast digital signal processing", IEEE Trans. on Very Large Scale Integration (VLSI) Systems, 1999 Sep ;vol. 7 (no. 3): page 299-308, 再構成可��2Dのコンボルバ-.
83. Vinayak Gokhale, Jonghoon Jin, Aysegul Dundar, Berin Martini, and Eugenio Culurciello, "A 240 G-ops/s Mobile Coprocessor for Deep Neural Networks (Invited Paper)", Computer Vision and Pattern Recognition Workshops (CVPRW 2014), 23 June 2014, Teradeep/nn-X, 2014623.
84. Paul A. Merolla, John Arthur, Rodrigo Alvarez-Icaza, Andrew S. Cassidy, Jun Sawada, Nabil Imam, Steven K. Esser, Myron D. Flickner, Dharmendra S. Modha, "A million spiking-neuron integrated circuit with a scalable communication network and interface", Science 8 August 2014: Vol. 345 no. 6197 pp. 668-673, 雑誌Scienceに載ったIBM, TrueNorth、20140808.
85. TrueNorthの���B�\術�@料, 2014�Q8月8日, http://www.sciencemag.org/content/suppl/2014/08/06/345.6197.668.DC1/Merolla.SM.rev1.pdf.
86. Seong-Wook Park, Junyoung Park, Kyeongryeol Bong, Dongjoo Shin, Jinmook Lee, Sungpill Choi, Hoi-Jun Yoo, "An Energy-Efficient and Scalable Deep Learning/Inference Processor With Tetra-Parallel MIMD Architecture for Big Data Applications", IEEE Trans Biomedical Circuits Systems, vol.9, No.6 Dec 2015, PP.838-48, KAIST, DL/DI, ISSCC2015 4.6のFull Paper版)、 2015�Q12月9日.
87. Seongwook Park, Sungpill Choi, Jinmook Lee, Minseo Kim, Junyoung Park and Hoi-Jun Yoo, "A 126.1mW real-time natural UI/UX processor with embedded deep-learning core for low-power smart glasses Purchase", Solid-State Circuits Conference (ISSCC), 2016 IEEE International, 14.1, KAIST, UI/UX, 2016�Q1月31日.
88. Norm Jouppi, "Google supercharges machine learning tasks with TPU custom chip", Google Cloud Platform Blog, May 18, 2016, Google, TPU, 2016�Q5月18日.