ポスト・ムーアの法�Г鯡郎�するVLSI Symposium 2019
1980�Q代後半から90�Q代はじめにかけて、日�殀焼���戦争を和らげることを�`的として開��されたSymposium on VLSI Technology and Circuitsだが、現在、日本半導���噞の�T在が薄い。日本からの投�M数も採�I数も����しているのだ。2019�QのTechnology�靆腓��盜颪�1/3まで��少した。Circuits�靆腓�1/7しかない。これでは世�cから�Dり残される。
図1 ハワイで開��されたVLSI Symposium 2018 Circuits�靆腓任量詫諭―儘Z：VLSI Circuits Symposium委�^会
日本の��なる��徴は、�j学からの投�Mおよび採�I�b文数よりも�噞�cからのそれが圧倒的に少ないことだ。Technology�靆腓虜隣I数74�Pの内、�j学関係と企業関係からの採�I�b文数は、それぞれ38�Pと36�Pであり、ほぼ同じ数である。�盜颪世判j学11�Pに�瓦靴鴇噞�cが13�PとむしろVLSI業�cの�気��Hい。ところが日本は�j学が7�Pに�瓦靴鴇噞�cはわずか2�Pしかない。�盜餔奮阿涼楼茲任發海譴曚標加�ではない。�f国だと�j学4�P、�噞�cも4�P、��湾では�j学8�P、�噞�cも8�Pとなっている。要するに、日本�b文採�I数が少ないのは、�噞�cからの�b文が少なすぎるためだ。
ここで日本�噞の没落を嘆くつもりはない。むしろ、このシンポジウムで見られる新しいトレンドや�\術の流れをしっかり押さえ、日本の�噞�cからの奮��を�任港T味で、これらを紹介する。
�S称VLSI Symposium 2019は、�B都のリーガロイヤルホテル�B都で開��され、日�櫃里曚�、�f国、��湾、シンガポール、中国（��港、マカオ含む）、ベルギー、イタリア、英国、オランダ、スイス、インド、イスラエル、カナダ、ドイツからの採�I講演がある。
新しいテクノロジーの�妓�を��す講演が�k般に基調講演である。今�vの基調講演は4�Pあり、それぞれ2�Pずつ6月11日、12日の朝に予定されている。11日には、東�B�j学稲見���}教�bが「Virtual Cyborg: Beyond Human Limits（仮�[サイボーグ：人類の限�cを��えて）」と��して講演を行う。AR、VRとロボットを使って未来の人間がハンディキャップなしでスポーツできる未来を語る。その後、�盜餽駛描躱覆�DARPA（高等研�|��画局）のMicrosystems Technology OfficeのディレクタであるWilliam Chappel��が「Managing Moore’s Inflection: DARPA’s Electronics Resurgence Initiative（ムーアの法�Г諒儷陛世��U御する：エレクトロニクス復��に向けたDARPAのイニシアチブ）」と��して講演する。DARPAは、ポスト・フォンノイマン型コンピューティングをDARPAのプロジェクトとして推進しているが、ここではムーアの法�О��Tの次の半導��イノベーションを模索している様子を�Bす。
12日の朝には、まずFacebookのSha Rabii��が「Computational and Technology Directions for Augmented Reality Systems（拡張現実システムに向けたコンピューティングと�\術の進化動向）」と��して講演する。これはARシステムに��要なコンピューティング�\術はやはり低消�J電��・高効率にしなければならないことについて述べる。その後、東�B�j学および理化学研�|所創発�饑�科学研�|センターの樽茶�{悟��が「Si Platform for Developing Spin-based Quantum Computing（スピンを�W��した量子コンピュータ開発向けのシリコンプラットフォーム）」と��した講演を行う。これまで、量子アニーリングでは、磁石のスピンの向きを��るがしてエネルギーを高め、その後落ち��いてゆき����最小点（すなわち最適点）にたどり��くイジングモデル（Ising Model）が、シリコンのCMOS�\術でも実現されているが、これとは違うようだ。Siの小さな量子ドットを形成し、冷却して量子コンピューティングを実現する講演である。
以�屬隆霙換岷蕕蓮�AR/VRと、それを実現するための低消�J電��コンピューティング�\術や量子コンピューティングなどの新しいポスト・ムーアの法�Г亡悗垢襯謄�ノロジーが主��となりそうだ。
�\術動向として、最�Zはムーアの法�Г鮠茲蟇曚┐襪燭瓩法¬詰�にモノリシックに集積度を�屬欧襪里任呂覆�、歩�里泙蠅判言囘戮�最�jになり、かつコスト的に無理のないデザインルールの小さなチップ（これをチップレットと�}ぶ）を使ってSiP（Silicon in Package）のような形にパッケージする�\術が�R�`を集めている。今�vのVLSI Symposiumでも、NvidiaとTSMCからチップレットを使った�\術の発表が2�Pある。また、11日午後には、テクノロジーフォーカスセッションとして「3D Integration and Packaging」というセッションがあり、ここでチップレットの�Bが出るかもしれない。
