2015 Symposium on VLSI Technology（以下本シンポジウムと�Sす）の プログラムは6月15日のショートコース（チュートリアル）と6月16〜18日のテクニカルセッションに�j別され、さらに同時期に2日間オーバーラップして開��されたSymposium on VLSI Circuits（以下Circuitsシンポジウムと�Sす）との共同プログラムも数�Hく実施された。

テクニカルセッションの参加登�{人数は600人を少し下�vる��度、両シンポジウムを合わせると1100人を��える参加�vがあり、ここ最�Z8�Q間では最�H人数となった。 今�Qは171�Pの�k般�b文投�Mがあり、68�Pを通常�b文として採�Iした。 それらにプレナリー講演2�Pと�d待講演�b文8�Pを加え、合��78�Pの講演がテクニカルセッションで発表された。 また今�QはCircuitsシンポジウムのプレナリーセッションにも参加できるようにプログラムを��成したので、数�Hくの�気�いろいろな講演を聴講していただけたと思っている（図1）。

図1　プレナリーセッション����風景（6/17　Circuitsシンポジウム）

また今�vは本シンポジウムが1981�Qに初めて開��されてから35�v�`ということで記念行��も開��され、そこでは歴史を振り返るとともに、35�Q間を�i半20�Q間と後半15�Q間の二つに分けてそれぞれMost Prolific Author Award（最�H作著�v・共著�v賞）とMost Frequently Cited Paper Award（最�H被引���b文賞）を設けて表彰した。これらの詳細についてはシンポジウムのWebサイトに��設ページを����中なので別��参照していただきたい。

�峙�に関連して改めて1981�Q9月に行われた��1�vシンポジウムでのW. F. Kosonocky�F士（RCA　Labs.）と田中昭二先�據陛豁B�j学）の開��挨拶文を拝見する機会があったが、そこには当時からVLSI Technologyの開発�`的は、”achieve Very High Speed, Very High Density for HQ information processing at Low Cost "であるとし、その開発を基にして"Improved productivity, New concepts in education and communication, and Substantial Changes in work and recreational Life Style"を通じて��ての�噞�cの個々にInformation Revolutionをもたらすものであると信じる・・・と記載されていた。

本シンポジウムでは当時のこのコンセプトが��に脈々と現在まで�pけ�Mがれており、半導��素子（CMOSデバイスだけでなく、メモリセル、イメージセンサ素子なども含む）、LSIの微細化、高性�Σ修�よび低消�J電��化などが議�bされてきている。ただし�Z�Qではより高度な情報社会に向けたVLSIのあり�気魑��bするために、プログラム委�^会ではここ数�Q間でシンポジウムのスコープを�T識して広げてきている。　素子の材料もSiに限定せずに、また�v路設��、システム設��等とデバイス�\術の協調も含めて広�IのVLSI�\術を���海靴茲Δ箸靴討い襦�

今�vのシンポジウムに投�M・採�Iされた�b文の内�lを見ると、ここ数�Qの��向と同じでメモリ関連に分類される�b文が�Hく、����の26%�咾鰒�める（図2）。その他はAdvanced CMOS�\術 / Non-Si Devices / Device Physics & Characterizationなどを合わせて40%��度、残り約33%がProcess / Reliability / Beyond-CMOS / Design Enablementなどに相当する。

クリックで拡�j

図2　投�M・採�I�b文の分野別��向（2015 Symp. on VLSI Tech.）

本シンポジウムで報告された�b文をCMOSデバイス�\術関連から振り返ってみる。　2015�Qの今、�駘�的なCMOSデバイス微細化は困�Mになってきているもののそれが�Jに�Vまってしまったわけではなく、先へ進む努��がなされている。　今�vも次のような報告があり、�Q社が互いに��争しつつ��実に世代が進歩している。
　•14 nm SoCプラットホーム�\術（Intel、T2-1）
　•16 nm SoCに向けたI/O向けFinFETデバイス最適化（TSMC、 T11-3)
　•��低消�J電��向け14 nm FD-SOI�\術（STMicroelectronics, CEA-LETI & IBM、T13-1）
　
さらにそれ以�Tの10 nm-7 nm世代に向けては、次のような要素�\術もきめ細かに議�bされた。
　•P（リン）のホットイオン�R入を��いたソース・ドレイン接合形成�\術（imec & AMAT、T3-5）
　•低�B�^コンタクト形成�\術（STMicroelectronics & CEA-LETI, T8-1およびAMAT T8-2）
　•n型極細線メタルゲート形成�\術（imec & AMAT、T11-1）
　•Cu配線�\術（IBM&GLOBALFOUNDRIES、T8-3）
相変わらず世�c中でCMOS微細化に向けての真�C�`な�Dり組みが行われている。

その�k�気能秧茲�Si以外の材料、例えばSiGe、GeやIII-V��半導��、もしくはGaN、IGZO（InGaZnO）、およびMoS₂をチャネル�覦茲虜猯舛箸靴特�いたトランジスタ�\術やプロセス�\術の�b文も数�Hく報告された。�k例をあげれば、次のような報告があった。
　•Ge濃度を高めたSiGe-OI　pMOS FinFET　（IBM、T2-3）
　•0.5nm EOT　Ge Oxideの信頼性向�屐�Univ. of Tokyo、T2-4）
　•Ge FinFET CMOS�v路の検証（Purdue Univ、T6-2）
　•�L陥の少ないエピタキシャル成長を使ったInGaAs-on-Insulator　MOSFET（IBM Research、 T13-3）
　•チャネル長（Lsd）15 nmのMoS₂ FET （imec & KU Leuven、T3-4）

このようにLSIの高性�Σ宗�低消�J電��化に向けた材料・プロセス・デバイス構�]などの���I肢は�Z�Q���]に�\えつつある。さらに3次元のchip-chip積層�\術や、基��中に�ζ袷濃劼鳬mめ込んでしまうInterposer�\術（imec、JFS4-1）なども提案されていて、�Zい��来に�|々のモジュールを�kつのチップに歩�里泙衫匹�実�△任�るようになり、思いもよらなかった機�ε�なLSIが作られる仕組みができつつある。
　
さて、いろいろな�\術が成�^してきて、次の問��はその�屬撚燭鮑遒襪�、である。今�vのシンポジウムのキーワードの�kつは”IoT (Internet of Things)”であった。 ショートコースやジョイントフォーカスセッションなどでは今�Q度は企画段階からIoTを志向するテーマが提案され、委�^会でも�T図的にそれらを採��した。しかしそういう企画を仕�Xけなくても投�M�b文の蓋を開けてみると、今�QはIoTを志向した�b文が����的に�Hく、基礎的な��念からデバイス応��、�k�陲魯轡好謄犢獣曚泙任鬟�バーしていたと思う。個人的にはこの�rり�屬�りは2000�Q代初頭にSoCという言��が出てきた時に�瑤討い襪茲Δ糞い�している。

IoTは狭�Iにはセンサエリアネットワークの�k環を構成する��念であって、��消�J電��（Ultra-low Power, ULP)のCPUとメモリ、�Q�|のセンサ�Uとその処理�U、外�陲箸猟命��陝�RF/Analog）、および電池もしくはMEMS発電素子などによるエネルギーハーベスティングを�△┐織轡好謄爐箸いΔ海箸世隼廚辰討い燭�、今�vは�O動運転などを始めとするクルマへの応��などもその�k環として議�bされ、少しずつではあるが����的な絵が見えてきたように思う。

これらのIoT向けのLSIを考えたとき、消�J電��と性�Δ��菘世�ら最先端�\術をどうやって使いこなしていくのか、という議�bが�rり�屬�ってきている。例えば、次のような�b文などがまさに今後のIoT向けLSI設��のお�}本になるのではないか、と思われる議�bであった。
　•10 nm世代向けの低消�J電��LSIを実現するためにFinFETの性�Δ抜��攜�果（= フィンピッチ / フィンの高さの適��化）とBEOLのRCを最適化する設���}法の提案（Qualcomm、JFS1-3)
　•さらに�峙�の考え�気�7nmノード向けに議�bを進めてフィンの本数に�U限を設けることで寄�攜�果低��と電流�~動��とのバランスを�`指す設���}法の提案（Qualcomm、JFS3-4)
　•クルマ向けにエンジンルーム内コントローラ向けSG-MONOS eFlashメモリの採��とその他のセンサなどの�Z内SoC向け16 nm世代マイコン高性�Σ修妨�けたFinFET SRAMの提案（ルネサス、JFS1-1) 　
また初日に行われたショートコースにおいてもIoTに��いられるセンサや発電素子に関しての興味深い発表があり、テクニカルセッションに向けた��常に良いイントロダクションになったと思う。

�k�機▲瓮皀蠅砲弔い討�DRAMとNANDフラッシュに��く次世代メモリーの本命が相変わらずまだ不透��である。とは言っても比較的完成度が�屬�ってきているReRAMやPCRAMについては動作原理の理解が進み、材料�Uも落ち��いてきたので、かなり実����に�Zいところが議�bされるようになってきており、次のような�b文が報告された。
　•フィラメント形成�覦茲鬟廛蹈札硬�に狭めることで�W定した��性を�eつ28nm世代 組み込み応��向けのReRAM素子の提案（パナソニックとimec、T2-2）
　•27nm 世代の16Gb 高密度ReRAMセル（Micronとソニー、JFS2-2）
　•2�Q�iの発表時からさらなる改良を加えて高�]書き込み・消去を実現した3D vertical chain cell PCRAM （日立、T7-1）

またSTT-MRAMは高�]性と良好なエンデュアランスが期待されるので�k�陲�らは次世代メモリとして本命��されているが、今�vはMRAMに��いられるMTJ（Magnetic Tunnel Junction）の加工�\術改��による性�Ω��屬亡悗靴禿跋��jから2�P発表があった。
　•��素プラズマシャワー後処理によるMTJ加工ダメージ低��（東���j、T12-1）
　•p-MTJ（�貭尚��祇�を�eつMTJ）において、耐�X性改��を試みたもの（東���j、T12-2）

さらには、MTJ応��に関する報告があった。
　•MTJの"0"�X��と"1"�X��の出現確率が印加電圧とパルス幅に依�Tすることを�W��したA/Dコンバータ（Univ. of Minnesota、T12-3)
　•MTJ�覦茲鬟▲鵐船侫紂璽困箸靴毒墨sしてOTP（One-Time Programmable Memory)をMRAMと同時に実現したもの（TDK-Headway、T12-4)
　•p-MTJを��いたNonvolatile FPGA test chip (東���j、JFS3-2)
どれも原理的には�C白いが、期待通りの高�]書き換え、書き換えに�瓦垢襯┘鵐妊絅▲薀鵐后△修靴督秕嫡J電��の3拍子そろった微細MRAMセルの報告はなかった。�k刻も早い時期での発表が待たれる。

以�屐∨椒轡鵐櫂献Ε爐琶鷙陲気譴深舁廚��b文の���Sを述べてきた。�o平性を保つためにできるだけ�Hくの�b文を例に�Dり�屬欧燭弔發蠅世�、それでも�L�Cの都合で�_要な�b文で省�Sしたものも�Hい。�k�陲��b文については主���v�笋���んだハイライトとしてシンポジウムのウェブサイトのメディアページにティップシートとしてまとめて掲載しているので��せてご参照いただきたい。

最後に、本シンポジウムのエグゼクティブ委�^長である�葼�j学��田忠広教�b、シンポジウム委�^長である東�B�j学�攵��\術研�|所平本俊�r教�bをはじめ、�|々のプログラムの企画・運営にご協��いただいた�Qプログラム委�^、シンポジウム����局�Q位、そして本シンポジウムに参加して�X心に議�bしていただいた講演�vと聴講�vの�機号�てに御礼を申し�屬欧燭ぁ�

来�Qのシンポジウムに向けた���△瞹Jに開��しており、2016�Q6月13日にショートコースが、また6月14日〜16日にホノルルでテクニカルセッションが行われる予定である。来�Qも�Hくの�気��b文投�Mしていただき、参加していただけることを切に願っている。