図1　東�B�j学とTSMCが国際提携　左��3�@が東�j、����3�@がTSMC

TSMCと東�B�j学の包括的な提携では、TSMCは今後、7nm以下の7nmプラス、5nm、3nmへと微細化をさらに推し進める�屬如�東�jが半導��デバイス�駘�や新��材料開発、先進的な��性�h価（キャラクタリゼーション）などでこれまで実績を�屬欧討�た点を�h価しており、��に原子レベルの微細化研�|の成果に期待している。�k�気療豁B�j学は、当�C、国内の半導��設��、���]����、材料などのメーカーと半導��応��としてのクルマや医��機�_などのメーカーからのゲートウェイになろうという構�[を�eっている。TSMCのMark Liu会長は、「東�jはカスタマであり、イノベータでもある」と東�jを高く�h価している。

Liu会長が東�jをパートナーとして��んだ理�yは、10人のノーベル賞を輩出した世�c的な�j学であり、しかもTSMCの半導��チップ���]のシャトルサービスを�W��してきたカスタマでもあるとする。さらに11月1日にTSMCを東�jの研�|�vが訪問、3nm以�TのLSI���]の未来についてディスカッションしてきたことから3nm未満の課��を共�~し、さらに共同で開発できるとTSMCからの信頼を�Mち�uたために今�vの提携に至った。TSMC�笋蓮�3nm以下のデバイス�駘�の研�|や材料開発、��性�h価など、開発指針を�uることが狙いのようだ。

東�B�j学では、システム設��からLSI設��に渡る専��LSIの開発センターともいうべきd.labを10月1日に設立し、未来の半導��設��ツールや�}法を開発していく。このほど、�葼�j学から東�jの教�bになりd.labのセンター長に��任した��田忠広��は、「エネルギー効率を10倍に�屬欧�LSIの開発と、その設��開発効率も10倍に高めるという�`�Yを掲げている」と述べ、d.labがLSI設��のハブになるだけではなく、設���}法とツールの開発も�}�Xけるとしている。

これまでLSI設��では、LSI設��言語であるHDLやVerilogなどの言語を使って仕様をプログラム記述し、RTLフォーマットを�uてきた。設��ではさらに、�v路に落とすネットリストの作��や配��配線・レイアウトの�駘�設��、工��ごとの検証作業などが��要だ。半導��チップが欲しいユーザーがHDLやVerilogを���咾靴覆韻譴�RTLまでの設��データを�uることはできなかった。半導��設��のこのバリヤを下げるために、��田センター長はC言語やAIでよく使われるPythonなどソフトウエア開発�vが�}慣れた言語でLSIを設��できるようにしたいと期待する。つまり、C言語やPythonで書かれたプログラムをRTLに変換するコンパイラやコンバータなどを開発し、そのバリヤを下げることもd.labの�`的だという。

日本の半導��開発は弱��化した。このため、HDLやVerilogでLSIを設��できる人材も少なくなってきた。半導��を使うべき総合電機やベンチャー企業が半導��設��できないとなれば、日本のITやエレクトロニクスが弱��化する。すでにそうなっているが、これを少しでも�咾�したいという�[いも��田教�bにはあるようだ。

そして時代と�\術トレンドは、専��LSIを�Wく作る�}法の開発に向かっている。誰でもLSIを�~単に設��できれば、�O分だけの半導��チップを�}に入れられるようになる。これは日本が�咾�なれるための布石となる。東�jの五神真総長は、「量子コンピュータだって、その実現には半導���\術が��要だ」という認識を��し、さまざまな専��半導��チップを実�△靴討い�ことこそ、日本を�咾�する�Oだろうと考えている。