図1　半導��実�△�3次元化し、シミュレーションなしに最適解が�uられなくなる 出�Z：Ansys

とりわけ、TSMCはEDAベンダービッグスリーとはエコシステムを形成しているが、ここにAnsysを加えた。TSMCは先端パッケージング�\術でシミュレーションベンダーの�_要性を�瑤辰討い襪�らだ。半導���\術はプレーナトランジスタからFinFETやGAA（Gate All Around）FETのように3次元化へと進�tし、配線層でさえ信�ﾁ悗氾展餐悗鬟ΕА璽歪イ蟾腓錣讃}法などで構成するような�妓�に向いているように、モノリシックICでさえ3次元化の�妓�が��確になっている（図1）。ましてや2.5Dや3DのICとなるとチップをTSV（Through Silicon Via）などで�_ねていくようになる。�收�AI��要で���]に��要が高まっている、3次元構�]のHBM（High Bandwidth Memory）では、��数のDRAMチップとコントローラチップを�_ねているが、ここでは電��からの�Xによって機械的な応��が発�擇垢襦�チップや基��での反りや割れが�擇犬襯螢好�が出てくる。

電極構�]でもCuピラー同士をマイクロバンプなどで接��しているが、�X応��を解析するためにバンプの形�Xシミュレーションが��要になる。このバンプがエレクトロマイグレーションを��こすとも言われている。さらに、寄�攜�果によるシグナルインテグリティも問��になってくる。高�]スイッチング動作させると数��、数�hにもなるTSV電極による電磁�cカップリングが��き、動作が不�W定になる。

チップを実�△垢��iに、シミュレーションで確認する��要がある。�Xや電磁�c、機械歪などの�駘�現��をモデル化してシミュレーションする専門家が欲しい。Ansysがこの専門家である��「推量ではなくシミュレーションを��しい�桔，嚢圓Δ海箸��_要」とAnsysのChief Technologistを��めるChristophe Bianchi��（図2）は述べる。

図2　Ansys社 Chief TechnologistのChristophe Bianchi��

Ansysは昔から、さまざまな�駘�現��に�瓦靴謄皀妊襪鯲�て�究�式で���Q処理してきた。ところが、半導��チップ�屬任呂気泙兇泙幣�さな場所での電��消�Jや、時間的に場所の�‘阿覆品�雑な�Uでのモデルを立てようとするとその次元が4、5、6次元へと�\えていく。こうなるとAnsysといえどもモデルを立てることが複雑になる。��雑な�Uでは数10�Q�iからモンテカルロ�}法などが使われてきたが、Bianchi��によると、「モンテカルロシミュレーションだとせいぜい4次元��度しか���Qできない。さらに複雑になると威��を発ｧするのがAI/ML（機械学�{）だ」、と言う。

これまでのシミュレーション設���}法を考え直し、MLを����しなければ�Xやシグナルインテグリティを考慮した�v路設��はできなくなるとBianchi��は述べる。MLで入出��関係を�~素化し、メタモデルを作って学�{を繰り返す（図3）。��に3次元ICでは�Xの問��が�_要になると、3次元ICを�}�Xけるファウンドリ関係�vは述べている。

図3　ML（機械学�{）を�W��して複雑な関係性を�~素化する　出�Z：Ansys

Ansysは、5つのコアコンピタンスというべき柱（ピラー）を�eっている。すなわちマルチな�駘�学やさまざまなモデル、HPC（High Performance Computing）、AI/ML、クラウドやユーザーエクスペリエンス、そしてデジタルエンジニアリングの5つだ。クラウドやMLなどを�~使して最良のソリューションを提供するとBianchi��は胸を張る。