デジタル�v路で使う場合には、水晶振動子の発振周�S数をてい倍して数�押楚���MHzの�w定クロックパルスを発�擇靴覆韻譴个覆蕕覆�。てい倍にはPLL（位相ロックループ）を使うことが�Hい。このため、水晶振動子＋PLL＋クロックジェネレータを搭載しなければデジタル�v路には使えない。

パッケージに封�Vされた水晶振動子には最�Z、かなり薄いものまで現れた。例えば�Bセラや�j真空には厚さ0.4mmという新����がある。厚さ1mmを切る水晶振動子は��々�x場に登場している。これに�瓦靴�、シリコンのMEMS振動子をICパッケージに封�Vしたものは0.37mmという����SiT8002UTがある。しかし、SiMEMS振動子のメリットはシリコン半導���v路を�k緒に実�△△襪い�1チップに集積できるという点にある。PLL・クロックジェネレータICに�_ねて実�△垢襪��C積、厚さの点でSiMEMSの�気�小さく、薄くできる。

MEMSによるSi振動子�霾�の厚さは加工しているウェーハと同じ0.14mmまで薄く削ることができる。この振動子は、ポリシリコンでカバーされ、内�陲鮨振�に引かれているため、このままでも使えそうだ。SiのPLLやクロックジェネレータも0.14mmに薄くし、Si同士を�_ねれば間の絶縁材料を含めても少なくとも1mm未満にはできそうだ。SiTime社が量�桵の発振子込みのクロックジェネレータは2.5mm×2.0mm×0.8mm（厚さ）だが、サンプル出荷中のSiT8102は厚さ0.75mmしかない。

PLLやクロックジェネレータなどの�v路も1パッケージに入れていることは、SiのMEMS振動子のいろいろな電気的��性を����できるという�T味でもある。まず�a度��性は比較的�a度依�T性の少ない水晶振動子よりもさらに少なく設��できる。というのは、MEMS振動子の�a度��性は、�a度の�峺�とともに周�S数はほぼリニアに下がるという曲線を�Wくため。リニアリティの����は、ノンリニアな�霾�も含めて3次�究�式でほぼ�Z�瑤任�るため、�~単な�v路ですむ。加えて、位相の��らぎともいうべきジッターにも����をかけて5ps未満と極めて少ない。

この�T果、サンプル出荷中のSiT8102の主な��性は次のようになっている。�Y��的なパッケージに収納でき、�∨，�2.5×2.0×0.75mm、3.2×2.5×0.75mm、5.0×3.2×0.75mmの3�|類ある。PLLで周�S数をプログラムでき、調�D可�Δ兵��S数は1MHzから200MHzまで、電源電圧は1.8Vあるいは2.5V、3.3Vから���I可��。�a度変化は-40℃〜85℃で±50ppmである。

SiTimeはモノリシックの1チップ�屬�CMOS�v路と振動子を集積したチップも試作している。MEMSのメカ�霾�とCMOS�v路を分�`するための幅を�eたせているが、どこまで接�Zさせることができるか検討中である。