同社は、医��機�_、��に画�気鴈~使するCTスキャナーやMRI、��音�S��������など立��画�気鱸Wき出す医��機�_に向けたミクストシグナルチップを開発している。この����では�Hチャンネルのシグナルチェーンが��要になる。応��例として��音�S��������の場合、3つの応��を考えている。�kつの�j(lu┛)きな��院に1��設��するような据え��き型、ノートパソコン並みの�j(lu┛)きさの�g������（�����Zに搭載）、医�v個人が�eつ携帯型の3つである。立��画�気魴狙�するための�v路はそれぞれの����によって違う。携帯型は16チャンネル、ノートパソコン並みの����には64〜128チャンネル、据え��き型には192〜512チャンネルのシグナルチェーンを導入する。

今�v、同社が��2��の新����として発表したのが、8チャンネル分のシグナルチェーン集積�v路。��音�Sセンサーからの入��信��(gu┤)を処理するためにアンプ、フィルタ、A-Dコンバータを�kつの組として8チャンネル分の�v路と、8チャンネルの並�`データをシリアルデータに変換するシリアライザを集積し、LVDS出��を�eつ。��������は��音�Sトランスミッタ1��から発�oされた��音�S信��(gu┤)を8つのセンサーで�Rい、スキャンしていく。チャンネル数が�Hければ�Hいほど����は小型になる。

2008�Qに最初の����を出した時は1および2チャンネル分のシグナルチェーンしか集積していなかった。サンプリング周�S数80MSPS（サンプル/秒）で分解��12ビットのA-Dコンバータのデュアルチェーンでは、S/N比が72.4dBと�j(lu┛)きく、消�J電��は102mWと小さかったが、今�v、20〜80MSPSで12ビットのA-Dコンバータを8チャンネル集積しているが、消�J電��の削��をさらに進め、50MSPSで40mW/チャンネルと低��した。

消�J電��を下げられたのは、�H数のスイッチトキャパシタ�v路のノイズと消�J電流との関係式を求め、それぞれのスイッチトキャパシタに流れる電流がどの��度ノイズに寄与するのかを���Qした。スイッチトキャパシタ1個だとノイズ電圧の�O乗は電流に反比例するため、ノイズは電流が�j(lu┛)きいほど下がる。この関係を最適化した。さらにこの��(sh┫)��式からデザインフローを求め、�v路トポロジーを設��した。この�\術は����申�价罎世箸いΑ�

消�J電��は��音�Sを伝送するデューティ比に�j(lu┛)きく依�Tする。��音�S発�擇魯僖襯梗�期の75%をオン、25%をオフするが、8チャンネルの�p信�笋�25%をオン、75%をオフにする。加えて、オンになる時の立ち�屬�り時間を0.5μsと高�]にし、オン時のパルス幅を25%より�\�j(lu┛)しないように工夫した。立ち�屬�り時間が��ければオン時の消�J電��が�\�j(lu┛)してしまう。

A-Dコンバータ�v路は、3ビットパイプラインの時分割�H�_��(sh┫)式を採��、スピードはフラッシュコンバータに�Zづけ、分解�Δ肋d次比較��(sh┫)式に�Zづけている。

TSMCの0.18μmのCMOSプロセスで��作する。64ピンのQFNパッケージに収容し、サンプル出荷を始めたところ。量��は2009�Q��3四半期になる予定。同社は、さまざまなミクストシグナルメーカーから入社したベテランのエンジニアが�Hく、�\術には絶�j(lu┛)な�O信があるとJohn Raaum��はいう。