Semiconductor Portal

» セミコンポータルによる分析 » \術分析 » \術分析(半導応)

XilinxのFPGA、フィンテックでも威を発ァ

XilinxがF(xi┐n)PGAだけを販売するのではなく、FPGAをCPUと共にアクセラレータとして使えるようにパソコンのマザーボードに差し込むだけで済むようなカードAlveoを昨Q10月に発表、小型にしたAlveo U50も8月に発表した(参考@料1)。このほど、Alveoが金融分野でも威を発ァできることをXilinxがらかにした。

図1 Xilinx社Data Center BU Fintech担当Alastair Richardson(hu━)

図1 Xilinx社Data Center BU Fintech担当Alastair Richardson(hu━)


XilinxのData Center BUでFintech担当のAlastair Richardson(hu━)(図1)は、FPGAが金融分野でも威を発ァすることを世c中にふれvっている。同(hu━)は、元々JP MorganやCredit Suisseでトレーディングテクノロジーを開発し、FintechのスタートアップではFPGAのユーザーとして、使いこなしてきたという。昨QXilinxに入社し、FintechでのFPGAの応を伝O師のように伝えている。折しも、昨Q10月にXilinxがF(xi┐n)PGAを搭載してプログラムしやすいカードAlveoを発表しており、Alveoの使いやすさはFintechに向いていることも伝えている。Alveoはそのままアクセラレータとして使える。

金融分野では、数msのレイテンシを争う高]トレーディング(High frequency trading)のために、HDDからSSDに代わってきたことはこれまでも報じてきた。高]トレーディングは株式D引をわずか数msで複数の株式をD引する}法である。単なるストレージだけではなく、演QそのものでもQとネットワーク処理の両(sh┫)を高]にしなければならなくなってきたために、ソフトウエアではなくハードウエアv路を専化できるFPGAが求められるようになってきた。

コンピュータ(CPU)システムでは、基本的にソフトウエアによって機Δ篝Δ屬欧襪海箸できるが、CPUにだけ負担をかけすぎると、システムはくなってしまう。このためk陲鬟蓮璽疋Ε┘化し、演Q専のv路として使い、CPUを通さないようにすれば、CPUの負荷は軽くなり、システムは高]になる。こういった専のハードウエアv路をアクセラレータと}ぶが、FPGAはアクセラレータとして働く。

ただ、これまではLSI設と同様、VHDLやVerilogなどのLSI専の高級言語で設しなければならなかった。このため、Xilinxは、プログラマにはRみのあるC/C++言語でプログラムできるツールを提供している(図2)。FPGAへのプログラミングでは、C/C++言語をRTL(Register Transfer Level)に変換するコンパイラも△┐討い襪世韻任呂覆、SDAccelは、さまざまな偏微分(sh┫)式や線形代数を解くためのソフトウエアライブラリも揃えている。金融関係でよく使うモンテカルロシミュレーションツールや、デリバティブの価格予[にいるBlack-Scholesの(sh┫)式なども含んでいる。


図2 プログラムするためのソフトウエアも充実 来の設環境VIVADOに加え、金融で使いやすいSDAccelも揃えた 出Z:Xilinx

図2 プログラムするためのソフトウエアも充実 来の設環境VIVADOに加え、金融で使いやすいSDAccelも揃えた 出Z:Xilinx(図をクリックで拡j(lu┛))


今Qの8月にはAlveoを小型にしたAlveo U50を発表し、あらゆるサーバに官でき、あらゆるクラウドで使えることのできるU(xi┌n)MC50アクセラレータカードを金融分野に推奨している。j(lu┛)量の演Q処理ができることは、例えば130銘柄の株価予[をk度に処理でき、しかも定することにも官する。

ベクトル演QやAIのディープラーニングにはGPUが使われているが、FPGAはもちろんどのような演Qやアルゴリズムにも使える。GPUは演Qはu(p┴ng)Tでもネットワーク処理ポートがないため、処理できないが、FPGAは演Qもネットワーク処理も可Δ任△襦

また、FPGAはソフトウエアを使わずにハードウエアだけの専v路を作れるため、処理]度は何と言っても]い。例えば、デリバティブのプライシングとリスクのモデリングでデータを抽出するのに、モンテカルロシミュレーションを行う場合、CPUを1とすると、GPUだと3倍しか]くならないが、U50は20倍高]に演Qできるという(図3)。また、D引のロギングやコンプライアンスに官する音m認識では、CPUより10倍高]だとしている。

図3 モンテカルロシミュレーションをデリバティブのプライシングとリスクモデル作成にいると、Alveo U50はCPUより20倍]い 出Z:Xilinx

図3 モンテカルロシミュレーションをデリバティブのプライシングとリスクモデル作成にいると、Alveo U50はCPUより20倍]い 出Z:Xilinx


また銀行で使う分g処理のHadoop関数のQでも、通常はサーバ2使うところ、サーバ1で、U50カードを2で済み、ノード当たりのスループットが20倍に、総コストは40%削(f┫)するという。

Xilinxは国内でもAlveoを普及させるため、AlveoのVAR(Value Added Reseller:加価値のある小売業v)としてフィックスターズを認定した。

参考@料
1. Xilinx、HBM2搭載で小型・高性Δ鯲称させたFPGA内鼎SoCカード(2019/08/07)

(2019/09/25)
ごT見・ご感[
麼嫋岌幃学庁医 際際忝栽冉巖忝栽冉巖弼| 匯雫蒙雫仔弼頭| 娼瞳消消消消消涙鷹嶄猟忖鳥| 忽恢娼瞳天胆冉巖昆忽晩云| 消消消娼瞳2019嶄猟忖鳥岻3| 槻溺匯円寵匯円恂訪篇撞| 忽恢蒙雫谷頭aaaaaa| 鈍肝隻壓瀛啼脚西探慟| 天胆壓澹瀁緤啼| 嗽訪嗽缶爾議篇撞| 倫倫怜匚心頭撹繁娼瞳| 撹繁忽恢壓24弌扮殴慧篇撞| 冉巖忽恢互賠篇撞壓濆杰| 弼裕裕91消消忝栽玻玻玻玻| 忽恢忝栽消消消消麹弼| 嶄猟忖鳥議窮唹窒継利嫋| 天胆娼瞳消消消消消消徭凌| 忽恢匯曝屈曝眉曝壓濆杰潅盞 | 忽恢天胆晩昆忝栽娼瞳屈曝| 匯云互賠壓瀛啼| 恷除嶄猟忖鳥窒継mv篇撞| 窒継繁撹壓濆杰簡啼飢シ| 互嶄伏瓜析弗及匯肝侃篤溺| 壓瀛啼宜恢利峽低峡議壓瀛啼| 消消冉巖sm秤箸畝鰯距縮| 屎壓殴慧忽恢岱徨戴篇撞| 忽恢AV涙鷹廨曝冉巖AV| 返字心頭牽旋消消| 抑抑然1977定哂忽| 消消楳課娼瞳38忽恢窒継| 際際弼玻玻際際際際97音触 | 自瞳某沃析弗h狼双畠猟堋響| 竃轟議溺繁2窮唹| 忽恢97壓濘| 寄溺弌剰屈溺弌纛| 消消消消消忽恢娼瞳窒継窒継槻揖 | japanese嶄猟忖鳥| 晩云互賠篇撞弼wwwwww弼| 冉巖天胆晩昆撹繁| 胆妖翌沢値槻槻揖38蛍嶝| 忽恢天胆晩昆篇撞壓濆杰諌伺屈曝|