VLSI Sympo報告：IntelのMayberry CTO、コンピュータトレンドを語る
VLSI Symposiumの基調講演2日�`では、IntelのCTOであるMichael Mayberry��が、コンピューティングの�j(lu┛)きな流れと��(j┤ng)来の��(sh┫)向について語った。データセンターのトポロジーが変わり、中央から分�g化の��(sh┫)向を��した。��要な半導��デバイスにも触れ、GAA構�]などの��微細化、チップレットによる高集積化、3D-IC化へ向かう。ムーアの法�Г里茲Δ法▲如璽仁未�3�Qで2倍�\えると予言した。
図1 Intel Senior VP兼CTO & GM Technology DevelopmentのMike Mayberry�� 出�Z：Intel Corp.
これからの半導��コンピューティングで�_要なことは、スケーリングだけではなく、へテロプロセッサの集積化や、同時最適化、ソフトウエアがけん引するハードウエア、AI（人工���Α法⇒イ譴織灰鵐團紂璽織蹈献奪�だという。これまでのサーバーやパソコンだけではなく、クルマや、デジタルテレビのようなブロードキャスティングサービス（Netflixなど）、監��カメラ、IoTデバイスなどさまざまなデバイスから�擇濬个気譴襯如璽拭陛D理されていないデータ：unstructured data）がますます膨�j(lu┛)に�\えるため、これらの�\術が�L(f┘ng)かせなくなるのである。
もっと����的に紹介しよう。例えばクルマはかつてハードウエアのみだった。それがタクシーの登場でサービスを提供するようになり、最�Zでは�O動運転に向けたADASのようにサービス+情報を搭載するようになった。それによって価値は�\�j(lu┛)する。
データに溢れる世�cをもっときれいに�D理するために、データセンターのトポロジーが変わるとMayberry��は言う。これまでの中央集権的なデータセンターからもっと分�g的なデータセンターに変わるというのだ。データ転送のコストはコンピュータコストを��えるようになり、エッジへと�Zづくからだ。つまり、クラウドベースのデータセンターから地域のデータセンター、通信基地局内でのクラウドWANやエッジ基地局でのデータセンター、さらにはエッジでのデータセンターなどへと分�gする（図2）。
図2 データセンターは中央集権型から分�g型へ 出�Z：Intel Corp
データセンターが分�g化され、�D理されていないデータが�D理されながらもデータの量は�\え��ける。逆に言えば、�D理されていないデータの爆発を防ぐためにデータセンターが分�g化するともいえる。
分�g化データセンターになれば、そこに搭載される半導��チップは、��小型のデータセンターのように、CPUとGPU、DSP、NPU（ニューラルネットワークプロセッサ）などXPU（�H数の異�|プロセッサ）になる。これは、エッジでの専��プロセッサのように、ドメインスペシフィックなアーキテクチャを�eつようになる。エネルギー効率を�屬欧襪燭瓩澄�
ヘテロプロセッサアーキテクチャは、命令セットがプロセッサごとにあり、極めて複雑になる。集積度が�\すだけではなく、プログラミングも複雑になり、開発期間が長期にわたるようになる。それだけではない。メモリ容量も膨�j(lu┛)になり、消�J電��が膨�j(lu┛)になりすぎる。加えてAIチップは��に学�{チップの集積度は今にも�\して��複雑になる。まさにコンピューティングギャップができてしまう。
それを解��する�kつのソリューションがモジュラー��(sh┫)式で、コンピューティングはレイヤーごとに抽��(j┫)化し、新たな�O動化ツールも��要になる。ハードウエア的には3次元化や2.5次元化によって機�Δ瓦箸暴言僂靴討い�。これにより、半導������に集積されるトランジスタ数は2�Qで倍になるというムーアの法�Г���くことになる。
高集積化�\術として、トランジスタはGAA（Gate All Around）構�]になり、パターンニングは化学的なセルフアライン�\術のDSA（Directed Self-Assembly）�\術（図3）を使うことでウェーハ�C内バラツキを抑えることができるという。
図3 ��微細化にはDSAで�官� 出�Z：Intel Corp
3次元化ではメモリやロジックとのスタックが現実になり、Intelはすでに2.5DのEMIB�\術やCo-EMIB�\術、3次元のFoveros�\術を商��化させている。最�Z出荷したLakefieldはFoveros�\術を使ったもの（参考�@料1）。これらの�\術はチップレットというIPコアのライブラリを�eつことが��要となる（図4）。
図4 集積度を高めるために2.5D、3D�\術やチップレット�\術を使う 出�Z：Intel Corp
これらを組み合わせて、IntelのFPGAはチップレットやHBM（High Bandwidth Memory）モジュールを2.5Dパッケージに入れたり、3次元のLakefieldと組み合わせたりするようなハイテクパッケージが�_要な時代になる。
この先、ハードウエアとソフトウエアの共同進化が��要になる。��来のフォンノイマン型コンピューティングからディープラーニング�}法、さらにビッグデータの解析に��要なグラフ解析（グラフの頂点やエッジとの関係を見出す�}法）、人間の頭�Nの仕組みを模倣するニューロモーフィック、最終的には量子コンピューティングへと向かうだろう。ただし、量子コンピューティングは2030�Q以�Tになるという。
Intelはこれらの新しいアーキテクチャのコンピューティング�}法を試しており、その困�Mさを肌で感じているからこそ、その�{(di┐o)�`感がわかるのではないだろうか。
参考�@料
1. 3D-ICがいよいよパソコンに載る時代へ (2020/06/16)
