帯域幅を�屬欧覆�ら消�J電��を下げるシリアルメモリーの新�}法
シリアルメモリーといえば、I/O端子数を��らし、��いアクセスの�W�颯瓮皀蝓爾箸いΠ���を�eつ読�vは�Hいだろう。ところが、シリアルメモリー�擬阿�帯域幅を�屬欧覆�ら消�J電��を下げられる�}法として、新たなモデルチェンジを行っている。このほどSPMTコンソシアムの会長が来日し、その新�}法について語った。
�^真 SPMTコンソシアム会長のJames Venable��
SPMT（Serial Port Memory Technology）コンソシアムのメンバーは昨�Qの8月時点では、サムスン電子、ハイニックス、LG電子、シリコンイメージにARMが加わったが、今�vはさらにアプリケーションプロセッサのマーベルも参加した。
今、SPMTが推進するシリアルポート�\術は、DRAMメモリーの入出��を単純なシリアル形式にするのではなく、�]度と消�J電��の両�気鬚砲蕕澆覆�ら、シリアルI/OとパラレルI/Oを切り��えられるスイッチを設けたSerialSwitchと�}ぶ新しい�擬阿澄�HD動画や3Dゲーム、3Dテレビなど高帯域を��要とする携帯機�_がこれから�Pびてくると見られており、「2012�Qには携帯機�_でさえも12.8GB/sのデータレートが��要となると、業�cの認識が変わった」とSPMT会長のJames Venable��は言う。
12.8GB/sを��来のパラレル�擬阿播樵�するためにバンド幅を広げるとなると、クロック周�S数を�屬欧襪�並�`性を�屬欧襪�になるが、いずれも消�J電��が�jきくなってしまう。このため、ある��度、バンド幅が�jきくなると、DDR2 DRAMメモリーのアクセスをシリアルに切り��えて消�J電��を�O動的に下げてしまう、という�\術がSPMTである。
図1 SPMTはPLLを内�鼎靴討い詈�、小さなバンド幅では消�J電��が�jきい
SerialSwitch内�鼎離妊絅▲襯癲璽匹世函▲丱鵐鰭�が1.6GB/s（入��クロックが400MHz、16ビット並�`の場合）以下では通常のLP DDR2（低消�J電��ダブルデータレート2）モードで動作し、それ以�屬離丱鵐鰭�が要求される場合にはシリアルモードで動作する。シリアルモードでは4倍の6.4GB/sで動作し、しかも0.1Vの差動信�､妊如璽燭鮟侘�する。LP DDR2からシリアルモードへの切り��えは、MRW(mode register write)コマンドを動作させることで、内�鼎�PLLとCDR（clock data recovery）�v路がイネーブル�X��に�，蝓▲轡螢▲襯癲璽匹��，�。その間最�j10μsで、クロックサイクルは10クロック以内。
図2 DDR2モードからシリアルモードへの切り��え動作
このシリアルモードを搭載するDRAMのピン配��は、LP DDR2パッケージと完��互換であり、ユーザーは単純に��き換えるだけですむ。SPMTコンソシアムには�f国の2�jメーカーが入っているが、エルピーダとマイクロンはまだ参加していない。��に、このメモリーは携帯機�_向けなので、ビデオや映�汽灰鵐謄鵐弔鮓�るための携帯機�_にはこのメモリーは��須になる。DRAMメーカーは��来のパラレルI/Oに加え、シリアルI/Oと、PLLなどの周辺�v路を載せる��要がある。マイクロンはコンピュータ��のDRAMがほとんどなのでよしとしても、ハイニックスの15〜18%よりも�Hい割合でモバイル��DRAMを�攵�しているエルピーダの��度が�R�`される。
�k��、こういったシリアルメモリーを�W��するシステムLSI�笋�、メモリーコントローラ�v路を少し変え、1.2VのDDR2信�､�0.1Vの差動信�､鬚笋蠧Dりできる�v路を設ける��要がある。コンソシアムには、システムLSIメーカーとしてマーベルとサムスン、電子機�_メーカーとしてLG電子とサムスン、メモリーメーカーとしてハイニックスとサムスン、IPベンダーとしてARMとシリコンイメージが参加しており、DRAMを設��し作り使いSoCを設��するというエコシステムが出来つつある。さらなる参加を�}び�Xけている。
