図1　Samsungが量�凮始した128GB DDR4モジュール　出�Z：Business Wire

DRAMチップを複数���_ねてTSV�\術などで容量を�\やし、メモリとCPUとの�{(di┐o)�`を�](m└i)くしコンピュータシステムの�]度を�屬欧茲Δ箸いζ阿�は最�Z��に�Hい。もはやプロセッサ（CPU）の�]度でコンピュータシステムの性�Δ��屬�る�lではなく、メモリ容量を�屬押�CPUと�j(lu┛)量のデータをやり�Dりする��(sh┫)がシステム�]度は高まる。

���]プロセスとしては、DRAM容量をシングルチップで�屬欧襪海箸��Mしくなってきている。DRAMのキャパシタを�\加させる�\術が限�cに�Z��いてきているためだ。今�v使われたチップは、DRAMとして最も微細な20nmルールで���]され、チップ単��の容量は8Gビット（＝1Gバイト）である。�kつのモールドパッケージにはチップを4���_ねているため、1パッケージ当たり4Gバイトの容量となる。このメモリモジュールRDIMM（Registered Dual In-line Memory Module）は両�C実�△靴討�り、���陲�36個のメモリパッケージを搭載している。�駘�的には、���陲�144Gバイトを積んでいる形になる。このモジュールでは1ビットを誤り�ﾙ�(l┐i)のためのパリティビットとしているため、��実�屬�8ビット+1ビットの9ビットを1バイトと数えている。だから実際に使える実効メモリ容量は128Gバイトとなる。

Samsungは2014�Qに最初のTSVスタックで64GバイトのDDR4 DRAM RDIMMを開発していた。今�vのRDIMMは容量をさらに2倍に�\やした。

��来のDRAMは、ワイヤーボンディングによって、DRAMチップを�_ねていたが、チップを互い違いに積み�_ねざるを�u(p┴ng)なかった。ボンディングパッド�霾�がチップの縁に配��されてあったためだ。これでは、チップ間の配線の�{(di┐o)�`が長くなり、データ幅を広げると配線の����やスキュー、レーシングなどの問��が発�擇靴笋垢�なり、誤動作につながった。このためバンド幅の拡�j(lu┛)には限�cがあった。

今�vのようにTSVを��いれば、1��のシリコンチップの厚さは数��µmと薄いため、チップ間の配線長も数��µmと�](m└i)縮できる。さらに、今�vは、1パッケージに4��の�_ねたチップの内の�kつをマスターチップとして、データバッファ機�Δ魴eたせた。このことによって、性�Δ半嫡J電��を最適化できた。この�T果、今�vのメモリモジュールでは最高2.4 Gbpsと��来の64GバイトLR（Load reduced）DIMM��(4��スタックだがワイヤーボンディング使��)よりも2倍の性�Δ��u(p┴ng)られると同時に、消�J電��は半��(f┫)した。

同社はTSVの�攵�を加�]し、20nm 8GビットDRAMチップの量�癉ち�屬欧��]めることで、DRAMの���j(lu┛)容量化に応えていく。さらに新しいTSV�\術を使ったDRAMモジュールを拡張し、128GバイトのLR DIMMなどのモジュールも数週間以内に揃えていく��画だ。今後、TSVによるDRAMモジュールの��(g┛u)なる高�]化にも�官�していくとして、最�j(lu┛)2,667Mbps、および3,200Mbpsといったデータ転送�]度のモジュールも�t開し、HBM（High Bandwidth Memory）などの����へも広げていくとしている。

参考�@料
1. Samsung Starts Mass Producing Industry’s First 128-Gigabyte DDR4 Modules for Enterprise Servers, Business Wire (2015/11/25)