Semiconductor Portal

» セミコンポータルによる分析 » \術分析 » \術分析(半導)

Xilinx、クラウド、ビジョン、IIoT、5Gのメガトレンドに官す

FPGAメーカーのXilinxがARMコアのCPU、GPU、メモリなどを集積したSoCである、「Zynq」に加え、FPGAアクセラレータ応と共に、四つのメガトレンド(図1)に官できるUをDえた。すなわち、クラウドコンピューティング、組み込みビジョンシステム、工業IoT、そして5Gモバイルネットワークに向けた官をしたことになる。

図1 Xilinxが採り込む4つのトレンド 出Z:Xilinx

図1 Xilinxが採り込む4つのトレンド 出Z:Xilinx


XilinxのZinqは、k般的なCPUやASICv路、メモリにFPGAを集積したもの。CPUを内鼎靴討い襪燭瓮愁侫肇Ε┘官が可Δ覆Δ┐、ハードウエアでカスタマイズしたい場合はFPGAで差別化v路を設できる。同社は、O社のポートフォリオを「オールプログラマブル」と}んでいる。また、差別化v路やソフトウエアで独Oのアルゴリズムを作る場合にプログラミングモデルも開発するためのSDxと}ぶソフトウエア定Iの設環境も提供する。これによって、スマーター(より賢く)、コネクテッド(インターネットと接)、差別化の_要なつのファクタをeつを作るサポートを行う。

四つのトレンドの内、クラウドでは、ストレージとネットワーキング、コンピューティングをさらに高]化するアクセラレータをeつため、CCIx(Cache Coherent Interconnect for Accelerators)インターフェースの仕様策定に向け、コンソーシアムを組むことを5月に発表していた。これは、ARMコアとPower、X86のQアーキテクチャをサポートするインターフェースの仕様であり、異なるISA(命令セットアーキテクチャ)で動作するプロセッサがアクセラレータとメモリ(HBM)を共~できるようにするシステムである。つまり、ARMプロセッサとx86、あるいはコグニティブコンピューティングのPowerアーキテクチャ、どのアーキテクチャでもアクセラレータは同kメモリを共~できるようになる。エコシステムを構成している(図2)。


図2 CCIxインターフェースのエコシステム 出Z:Xilinx

図2 CCIxインターフェースのエコシステム 出Z:Xilinx


HBM(High Bandwidth Memory)はH数のDRAMをTSVで接してスタックする\術である。クラウドサーバーやスーパーコンピュータなど、データセンターで使うコンピュータをさらに]くするためのアクセラレータを使うシステムでは、DRAMモジュールはもはやI肢に残らず、HBMで高]化することでI/Oのボトルネックを解消する(図3)。TSVの長を最も擇せる応となる。


図3 FPGAにHBM3次元メモリを搭載したシステム 出Z:Xilinx

図3 FPGAにHBM3次元メモリを搭載したシステム 出Z:Xilinx


アクセラレータは、CPUへの負担をらすために設ける演Q専のv路であるが、FPGAで作すれば、CPUのタスクから独立しているため、CPUの負荷をかけずにシステムを高]化できる。データセンターではアクセラレータとしてFPGAを使うケースが\えている。Xilinxによると、世cのトップ7jj模のデータセンターの内、3社が採し、2社がh価中だとしている。

データセンターのアクセラレータやGPUなど、CPUをう形のプロセッサはCPUとメモリを共~していなければ、キャッシュとしてのヒット率が下がり演Q]度はぐっと落ちてしまう。このため、CCIxはオープンな組Eだが、設立されるiにIBMはPower 8を使った同様なメモリ共~のためのCAPI、nVidiaはNVLinkインターコネクトというプロトコルをTしていた(参考@料1)。XilinxはCAPIもサポートすると述べている。

Xilinxは、FPGAだけではなく、CPUやメモリGPU、FPGAv路を集積したSoCにもを入れていく。演Q主のアクセラレータではFPGAで専演Q_に向けるが、それ以外のトレンド、ビジョンシステムやIIoT、5Gモバイル通信ネットワークでは、同社の代表的なSoCであるZynqにを入れる。ビジョンシステムは、クルマや工場などでを認識し、分析するためにCPUとFPGAをWするだけではなく、H数のイメージセンサを統合するセンサフュージョン(センサハブともいう)にも使う。

IIoTでは、工場の攵奟率、飛行機の\料JのI約などの`的でIoTをWし、リアルタイムでデータ解析し、顧客の価値を創]する。例えば、FPGAv路でセンサフュージョンを構成し、データ解析はARMコアで行う。さらにW性とセキュリティも確保するためのv路も内鼎垢。

5Gの通信システムでは、データレートの高]化(最j10Gbps)だけではなく、低(レイテンシ1ms)、そして低消J電、という要求性Δある。ZynqのようなCPUとFPGAで、それぞれソフトウエア、ハードウエアで要求性Δ鮗存修靴討い。5Gワイヤレスシステムの試作にはすでにFPGAがHされている。5Gはまだ格が流動的である屬、Q国の容周S数帯域がバラバラであるため、FPGAでもCPUでもフレキシブルに官できる。

半導プロセスとしてのインパクトは、これらの4jトレンドの他にある。Xilinxは10nmをスキップしていきなり7nmプロセスに飛ぶという。Xilinxは、28nmから20nm、16nmへと実績を積んできたが、この後は10nmへ行かずに7nmへいく。]はもちろん、TSMCが担当する。


参考@料
1. Chip Upstarts Get Coherent with Hybrid Compute, The Next Platform (2016/05/23)

(2016/06/29)
ごT見・ご感[
麼嫋岌幃学庁医 涙鷹窒継匯曝屈曝眉曝窒継殴慧| 及匯曝窒継壓濆杰| 忽坪富絃繁曇戟諾AV| 嶄猟忖鳥嗤鷹篇撞| 涛嗔委厘螺撹島畑彜| 冉巖篇撞匯曝屈曝眉曝膨曝| 弼翆翆壓瀛啼宜杰| 忽恢涙孳飢嗽仔嗽訪利嫋| 91崙頭皆(惚恭勧箪)圻亀篤盾| 弌牝茫秤雰壓濂シ| 嶄猟忖鳥娼瞳篇撞壓濆| 恷除窒継嶄猟忖鳥寄畠窒継井篇撞 | 忽恢畠仔匯雫谷頭| 槻溺匯円寵匯円恂訪議窒継篇撞| 爺爺当爺爺寵爺爺荷| 嶄忽匯雫蒙仔議頭徨窒継| 晩云窮唹才翦徨揖肖晩徨| 冉巖音触嶄猟忖鳥| 天胆復住a天胆復住a▲夕頭 | 91忰湘弼忰遍匈壓濆杰| 溺來互握咳篇撞| 嶄忽匯雫谷頭窒継心篇撞| 晩云冉巖弼寄撹利嫋www消消| 冉1巒曝2曝眉曝4曝恢瞳| 天胆晩昆窒継寄頭| 冉巖仔弼爾秤篇撞| 岷俊壓濆杰患槌雫利峽| 亜赱亜赱亜赱酔挫侮壓濆杰| 篇撞匯曝壓濆杰| 忽恢壓濾篇撞| 忽恢來匚匚匚敢匚匚訪| 忽恢娼瞳消窒継議仔利嫋| 91娼瞳忽恢9l消消消消| 寄僥伏槻槻壽銘69gaysex| ~廛鷹藍57777胎務| 來弼AV匯曝屈曝眉曝匚匚猖| 嶄猟忖鳥及匯匈壓濂シ| 晩晩玻玻匚匚際際va篇撞| 消消怜匚涙鷹窒継| 晩昆晩昆晩昆晩昆晩昆| 湘匯崙頭皆窒継勧箪惚恭|