図1　�_み1ビット、データ��性化2ビットという最小のビット数でAIを実現　出�Z：LeapMind

2012�Qに創業した同社は、当初からできるだけ量子化ビット数を��らす機械学�{の�\術を開発してきた。AI（機械学�{やディープラーニング）では、優れたアルゴリズムやCNN（�Qみ込みニューラルネットワーク）の�\術を改良しても顧客の要望に合わなければ使い�颪砲覆蕕覆ぁ�このため、顧客と共同開発し、顧客の要望に�pったモデル開発とCNNの量子化ビット数の最適化（消�J電��との）を図ってきた。�_みを1ビット、データの��性化に2ビットという最低限度の量子化ビット数でニューラルネットワークを実�△垢襦平�1）。

CNNを使った同社の推�b向け1ビットIPコアEfficieraは、創業からこれまでのモデルの軽量化�\術や�v路設��などを開発してきたうえに、150案�Pを��えるさまざまな企業との共同開発で�uられた��見を元に����化にこぎつけた。2018�Qに開発したばかりのIPは残念ながら性�Δ�不�科�だった、と同社Blueoil��業��VP&GMの�兀蟇M�W��は述べており、その後改良を�_ね、今�vの����化につながった。

元々、AIは、企業や組�Eと共同でモデル開発を行うようなコンサルティングビジネスが圧倒的に�Hい。�@��のAIでどの客にも使えるような�\術ではない。だからこそ、さまざまな顧客との共同開発やモデル構築が�_要となる。社内のエンジニアや顧客と課��について議�bを�_ねた�T果、「良��な機械学�{モデルの開発」と「高�]で高効率なハードウエアIPの開発」というソフトとハードの両�Cからアプローチで課��を解��するという答えにたどり��いた、と同社CEOの松田総�k��は同社ホームページ�屬能劼戮討い襦�

ただ、いつまでたっても顧客と1��1でゼロからモデルを開発していくコンサルティング的なビジネスでは発�t性がない。そこで、LeapMindは、1ビットEfficieraに最適化した����検出��の学�{済みモデルを提供し、顧客のデータセットを組み合わせながらファインチューニングしカスタマイズするための、ファインチューニングツールも開発している（図2）。これによって顧客との共同開発期間が�j幅に�]縮できる。

図2　Efficieraに適した学�{モデルやファインチューニングツールも提供　出�Z：LeapMind

1ビットの推�b向けIPコアEfficieraは、消�J電��が低いだけではなく、Siチップに落とす場合のチップ�C積が少なくて済む、すなわち低コストでできるというメリットがある。���Q量が軽いために高�]性も�△┐討�り、さらにIPを並�`に並べていく拡張性もある。

しかも実�△垢�FPGAの��模を少なくできる。例えば、125MHz動作で250 GOP/s (Giga Operations per second) を基本構成とする場合、�b理エレメント数11万のIntelのFPGA内��SoC「Cyclone V」の約1/3（35%）のリソースで実�△任�る(図3)。さらに性�Δ�2倍、4倍と拡張することもできる。1 TOPSの性�Δ鮗存修垢訃豺腓任盍靄楾柔�の69%の�C積で済む。

図3　FPGA内��SoCのCyclone Vの��色�霾�がFPGAでEfficiera（濃い�E色）はその1/3しか��めない　出�Z：LeapMind

1ビットのEfficieraはどのような顧客にも向くわけではないが、例えば、「画�気箟��気魏鮴呂垢覬���の�kつで、鉄�Oの駅のホームドアの�Zくにカメラを設��し、ドアにモノが挟まっているかどうかをチェックする��例には使える」と�兀���は言う。また、画�飢鮴呂箸靴匿�肉工場でどの�隶未覆里�を1秒もかからず解析・判��する応��にも使えるとしている。

図4　1ビットの�_みでもかなりの応��まで可�Δ澄―儘Z：LeapMind

1〜2 TOPSだと接�Zしつある����や人を60 FPS（フレーム/秒）で検出、介護施設や��院などでの見守り（スケルトン）などでは4〜8 TOPS��要だが、60 FPSで検出できる。さらに��模を拡張すれば、8〜12 TOPSで数�h人��模の人数カウントや40〜50 TOPSでノイズ削��何度の画��改��にも応��できるとしている。

今後同社は、顧客が�O分でファインチューニングできるようにツールの改��に加え、さらにメニューを�\やしていく予定である。加えて、�@��性の高いIPコアも開発していく。世�cシェアとして10%をとりたいと�T欲的だ。

参考�@料
1. LeapMindホームページ