図1　64ビットRISC-Vコア集積の�@��MPU　出�Z：ルネサスエレクトロニクス

ルネサスはこれまでの、ArmコアをCPUコアとするRZファミリのプロセッサにRISC-V（リスクファイブと発音）コアも加えることでユーザーの���I肢を広げる。RISC-Vコアは、UCバークレイのDavid Patterson教�bらが開発したフリーのCPUコアだが、元々の狙いはフリーではなく、GPU（グラフィックスプロセッサ）やDSP（積和演�Q専��のプロセッサ）、ISP（画�欺萢�プロセッサ）など異�|（ヘテロ）のプロセッサを集積する時にそれぞれバラバラな命令セットを統�kしようということだった。つまり未来志向のSoCを作るためのCPUコアとなる。

今�v、ルネサスが採��したRISC-Vコアは��湾のIPベンダーであるAndes Technologyの����「AX45MP」コア。64ビットデータの8段のパイプライン構�]を�eち、最�j4コアまで�款療�なマルチプロセッシングができる。レベル-2キャッシュやキャッシュコヒーレンス（他のプロセッサとキャッシュを共�~できる�\術）をサポートしており、RISC-VのISAに��拠している。

CPUコア�霾�だけはRISC-Vだが、実��的なCPUとして使うための機�Δ鯏觝椶靴燭里�、Andesのコアだ。Andesと同様、SiFive（サイファイブと発音）社もRISC-Vプロセッサコアを設��している。ルネサスがAndesのコアを採��したのは、フリーのRISC-Vコアを使ったCPUをゼロから開発するのでは時間がかかるからだ。

図2　RISC-Vコアの4つの���I肢　出�Z：ルネサスエレクトロニクス

図2のように、RISC-Vコアを使ったプロセッサやSoCの開発には4つの���I肢がある。�kつ（図2左�屐砲牢井�なオープンソースの基本的なCPUコアで、�O分で開発するには長い時間がかかる。2番�`のオプション（図2���屐砲蓮⊂γ�のCPUを�W��するもので、早期に開発できる。3番�`のオプション（図2左下）は、半導��メーカー内�陲燃�発するもので、�O分の好きなような����ができる反�C、開発に時間がかかる。4番�`のオプション（図2��下）はパートナーと共�~する����プラットフォームで、最も�W易に入�}できるが差別化できない。

ルネサスはRISC-Vを����した����開発を早めるために�噞��と商��コアをAndesから調達し、ハイエンドコアが��要な�Z載��のRISC-Vコアは、SiFiveから�P入するという。�噞��の�]期間に����開発をしたい組み込みシステム����では、「Andesコアはすぐに使��するため最�]のスケジュールを達成できるよう、Andesコアを���Iした。高度なカスタマイズオプションによって仕様を最適に調�Dできる点が魅��的」とルネサスは筆�vの��問に答えている。

ルネサスのIoT・インフラ��業本��SoCビジネス担当の執行役�^である新田啓人��は「ルネサスがRISC-Vコアの普及を�膿覆垢襪燭瓩縫┘灰轡好謄爐粒判爾鬟蝓璽匹靴討い�ことにより、お客様が早期にRISC-Vを����できるようになると確信しています」とニュースリリースで述べている。

図3　64ビット�@��MPUのローエンド����ライン　出�Z：ルネサスエレクトロニクス

ルネサスは64ビットの�@��MPUのローエンドの����ラインには��来のArm 64ビットコアCortex-A55シリーズに加え、64ビットRISC-Vコアが加わり、ユーザーの���I肢が広がった（図3）。ArmコアのRZ/G2ULとはピン互換性があり、��来のArmプロセッサを使うICをそのまま交換することができる。

このRZ/FiveプロセッサはIoTエッジデバイスやゲートウェイでの様々なデータを収集しサーバーやクラウドに接��するIoTデバイスに向けている。ギガビットイーサーネット2本、USB2.0を2本、CANインターフェイス2本などのインターフェイスにA-Dコンバータも2本周辺�v路として集積している。RZ/Fiveチップの量��は2022�Q7月を予定している。

実際にこのプロセッサを使ったCPUボードをリファレンスボードとして提供しているため、顧客は開発を早めることができる。

参考�@料
1. 「世�cに先�~けて、64ビットRISC-V CPUコア搭載の�@��MPU『RZ/Five』を発表」、ルネサスエレクトロニクス (2022/03/01)