日本�擇泙譴離侫．屮譽�EdgeCortix、本格的な�收�AIチップを?y┐n)����?/h2>
日本�擇泙譴離侫．屮譽紅焼���スタートアップ、EdgeCortixが�收�AI��の新しい半導��チップ「SAKURA-II」をリリース（図1）、60 TOPS（Trillion Operations per Second）という高性�Δ覆�ら、��来のチップよりも消�J電��がはるかに少ない8Wだとしている。チップ設��だけではなく、モジュールやカードも��作しており、拡張性もあり4個接��で240 TOPSの性�Δ魴eつ。
図1 EdgeCortixが開発したAIチップSAKURA-IIを搭載したモジュール
2019�Q設立のEdgeCortixが�`指したのは、低コストでしかも低消�J電��の�收�AIチップを提供すること。ミッションとして、クラウドレベルに�Zい性�Δ鬟┘奪犬把鷆，�、エネルギー効率と処理�]度を桁違いに向�屬気�、顧客の運��コストを�j(lu┛)幅に削��(f┫)すること、としている。これまでの主要投�@家として、���_吉孝��(hu━)率いるSBI Investmentと、ルネサスエレクトロニクスがいる。
2020�Qに「SAKURA-I」を開発、リリースしたが、この時はFPGAでAIアクセラレータを作り、その後専��ICとした。今�vの「SAKURA-II」が本格的な�收�AI����となる。パッケージされたICは19mm×19mmのサイズで、8GBあるいは16BGBのLPDDR4メモリを2個搭載したM.2モジュールボード（図1）で提供する。ボード����込みで�Y��10Wに収まっている。HBM（High Bandwidth Memory）ではなくLPDDR（Low Power Double Data Rate）4を��(li│n)んだのはあくまでも適切なサイズでコストを下げるため。
�收�AIチップには、ソフトウエアライブラリやモデリング作りなども充実させる��要がある。しかし、充実させればさせるほどコストがかかるため、EdgeCortixはオープンソースのソフトウエアやモデルを中核に��(li│n)んだ。�j(lu┛)��模言語モデルLLMのLlama-2や画���收�のStable Diffusionなど数�臆�パラメータ��度のオープンな�收�AIモデルをサポートしている。チャットGPTのようなGPT-3で学�{した1750億パラメータという巨�j(lu┛)なパラメータのAIモデルではない。
図2 EdgeCortix創業�v兼CEOのSakya Dasgupta��(hu━)
チップ�屬任脇虻遒気擦討い覆��v路をオフにするとか周�S数を落とすなどの低消�J電��化の工夫は言うまでもないが、消�J電��の削��(f┫)に最も効いたのは、おそらくデータフローコンピューティングに�Zいアーキテクチャを採��したからかもしれない。SambaNovaがデータセンター向けAIチップのデータフローアーキテクチャを採��して消�J電��を�j(lu┛)幅に��(f┫)らした（参考�@料1）のに�瓦靴�、「当社はエッジ向けにデータフローアーキテクチャを開発した」と同社創業�v兼CEOのSakya Dasgupta��(hu━)（図2）は述べている。
データフローコンピューティングを動かすためにDNA（Dynamic Neural Accelerator）と�}ぶフレキシブルでモジュラー��(sh┫)式のニューラルアクセラレータを開発、コンピュートエンジン同士の配線をリアルタイムで再構成できるアーキテクチャとなっている。ダイナミックにグループ分けすることで効率の良い並�`処理を実現できるようになった。�����D�u(p┴ng)した�\術を使ってEdgeCortixは、DNAエンジン同士のデータパスをリアルタイムで切り��えることができるようになり、集積したメモリのバンド幅を��(f┫)らすことができ、効率よく作業を実行できるという。
MERAソフトウエアスタックもDNAと共に演�Q�}順を最適化し、ニューラルネットワークにおけるタスクのスケジューリングのリソースの割り当てを最適化できるとしている。
チップの���]にはTSMCの12nmプロセスを使��した。今�vのチップでは�b理設��のRTL出��までだが、次のチップは�駘�設��（配��・配線・レイアウト）も�O社で行いたいと�T気込んでいる。
参考�@料
1. 「ニューロAIはデータフローコンピュータに乗ってくる時代になるか」、セミコンポータル、(2024/02/08)
