» セミコンポータルによる分析 » �\術分析 » �\術分析（半導������）
�Z載向け半導��の日本�x場で�Z戦しているTexas Instruments（TI）だが、EV（電気�O動�Z）のパワートレインとなるLiイオンバッテリシステムBMSのIC����ポートフォリオの拡充を図り始めた。セルのモニターICだけではなく、バッテリシステム監��IC、さらにBMS����を管理するマイコンと周辺�v路ICにも�R��する。今�vは�屬�2����をリリースした。 [→��きを読む]
クルマ��レーダーのインテリジェント版でRF�v路と信�ｽ萢�演�Q��のCMOS�v路をモノリシックに集積した1チップレーダー（図1）をオランダNXP Semiconductorが開発した。これまでの2チップから1チップソリューションになったことでシステムコストが下がり、リアやコーナーにも搭載可�Δ砲覆襦�これまで�Z載レーダーは�i�気�200m〜300m先などを検出していた。 [→��きを読む]
Intelがようやくコード�@「Sapphire Rapids」のCPUを��4世代のXeonスケーラブルプロセッサとして量��にこぎつけた。4個のCPUダイをEMIB（Embedded Multi-die Interconnect Bridge）で接��したXeonスケーラブルCPUに加え、ICパッケージ内にHBMメモリを集積したXeon CPU MAXシリーズとGPU MAXシリーズ（コード�@Ponte Vecchio）も同時に発表した。 [→��きを読む]
��Micron Technologyが1β nmプロセスノードで���]した64GビットのDDR5x-DRAMのサンプル出荷を開始した。Micronが述べる1β nmプロセスノードは、13nm以下のプロセスノードだという。12〜13nmとの見�気發△襦�リソグラフィパターニングの実現には、�]浸マルチパターンニングを��いており、EUVは��いていない。���]はまず東広��工場で行う。 [→��きを読む]
IBMは、�@��CPUに代わってディープラーニング専��の学�{と推�bを行うAIチップAIU（Artificial Intelligence Unit）を開発した。画�鞠Ъ韻�ら�O��言語処理までAIのワークフローを実行し、�H数のフォーマットをサポートする専��のAIチップである。32個のプロセッサコアを�eち、5nmプロセスノードで���]されており、230億トランジスタを集積している。 [→��きを読む]
日�{紡マイクロデバイスは、ドップラーレーダーを�W��した人感センサを開発、検出エリアを水平・�貭召箸碣�来の3倍広げた人感センサモジュールを����化した。ドップラーレーダーは動く����を検出する。歩行�vや�O転�Zクルマなど動く����を暗闇や濃��や吹雪、高�a・低�aの厳しい環境下でも検出する。サイズはわずか17.2mm×25mm×3mm。 [→��きを読む]
Intelが��13世代と�}ぶ新型CoreプロセッサRaptor Lakeを9月中旬のInnovation Dayで発表したが、このほど国内でもその詳細を��らかにした。プロセス的にはIntel7とSuperfin�\術を使い、昨�Q発表した��12世代Core CPUと比べ電��効率を�j幅に�屬押�同じ性�Δ覆蘊嫡J電��を1/4に削��、同じ電��なら性�Δ�37%�屬欧拭� [→��きを読む]
Armは、クラウドサービス企業向けのデータセンターやスーパーコンピュータなど�j量のCPUやGPUを使うコンピューティングのインフラに向けたネットワークプロセッサDPUを今後�Pばしていくことを��らかにした。データを�‘亜�処理するためのDPUプロセッサであるNeoverseのロードマップを�Wき、性�νダ茵⊂嫡J電��優先、中間のミッドレンジへと拡�jしていく（図1）。 [→��きを読む]
Infineonは7月マイコンセミナーを開��、��来のXMCマイコンに加え、�A収したCypressのpSoC、それ以�iの旧富士通�UのFMシリーズマイコンを融合・拡張性を�eつ新マイコンを開発していることを��らかにした。��てArm Cortex-MシリーズのCPUコアを�△┐討い襪燭瓠�比較的融合させやすく、3社の��長を集積したものになりそうだ。 [→��きを読む]
�O動�Z��プロセッサにもデータセンターと同様、仮�[化の時代がやってきた。�Z載コンピュータを仮�[化して複数のOSやアプリケーションで動かすことができる。NXP Semiconductorが先日発表したドメインプロセッサS32ZとS32Eは、リアルタイム処理と�U御処理を仮�[化して1チップ�屬納孫圓任�る。新しいドメインアーキテクチャを��徴している。 [→��きを読む]
