動画可�Δ�4DイメージングレーダーをイスラエルのVayyarが日本�x場にきた
ミリ�Sレーダーによる人々の�W心・�W��を見守る、という�x場を開��しているイスラエルを拠点とするVayyar社が日本での��動を本格化させた。1月に法人登�{を済ませ、4月には元日本テキサスインスツルメンツ社社長を��めた田口�C彰��が代表に��任した。����は5〜10フレーム/秒��度の動画も作成できる4Dイメージングレーダーである。 [→��きを読む]
�\術分析（半導������）
» セミコンポータルによる分析 » �\術分析 » �\術分析（半導������）
Lattice、システムの「レゴ」化に向けた新FPGA����とO-RAN応��スタック
5Gの新しい基地局�\術O-RANに見られるようにシステムを分割するディスアグリゲーションが進んでいる。これまでは何でもかんでも��て統合化する��向にあったが、それらを分割し、�@��性を�eたせて顧客が専��機を作れるようにする「レゴ」のような発�[だ。それに向けたFPGA����をLatticeがリリース、O-RANソリューションスタックも���Tした。 [→��きを読む]
Valens、最�j8Gbpsの信�､鮑能j40メートル伝送できるSerDesチップ
今後�Z載カメラが�何�個搭載されるようになると、カメラからのデータをクルマ内のドメインコントローラやECUなどカーコンピュータユニットに送られる配線は極めて複雑になる。複数の配線を1本にまとめるSerDesチップは�Lかせなくなる。この�x場を狙ったイスラエルのValens Semiconductorが日本の�O動�Z�x場にやってきた。 [→��きを読む]
Industry 4.0導入を早められるマイコン、NXPが開発
Industry 4.0は、そう�~単には進まない。世�c�Q地の工場はそれぞれ独�Oのネットワーク��格やプロトコルで動いているからだ。独�O��格をIndustry 4.0を実現するTSN（Time Sensitive Network）��格に変換しながら下位互換性を�eたせる作業を工場ごとにしなければならない。NXPはTSN��格と主要な複数の�噞��ネットワークを切り��えられるマイコン「i.MX RT1180」を����化した。 [→��きを読む]
1200Vや2000V耐圧のSiC MOSFET発表相次ぐ、EV���]充電/再エネ��要加�]
![1200Vや2000V耐圧のSiC MOSFET発表相次ぐ、EV���]充電/再エネ��要加�]](/assets_c/900px/220524-sic2kv1_2kv.png "1200Vや2000V耐圧のSiC MOSFET発表相次ぐ、EV���]充電/再エネ��要加�]")
EV（電気�O動�Z）の���]充電や再�擴��Ε┘優襯�ーのDC-ACコンバータなどの����に向け、1200Vあるいは2000VのパワーSiC MOSFETでオン�B�^を��らした����が��い合っている。UnitedSiCを�A収したQorvoが1200V耐圧でオン�B�^23mΩ(図1)、SiCデバイス販売�YトップのSTMicroelectronicsを�{いかけるInfineonが2000V耐圧でオン�B�^20mΩ��度のSiC MOSFETを発表した。 [→��きを読む]
オン�B�^7mΩまで削��した1200V のSiC MOSFETをInfineonが開発
耐圧1200Vと高く、しかもオン�B�^7mΩと��失の小さなSiCパワーMOSFETをInfineon Technologiesが出荷し始めた。このCoolSiC MOSFET 1200V M1Hファミリには、�Y��のTO247パッケージの単��トランジスタに加え、インバータなどに適したパワーモジュールEasy 3Bパッケージも提供する。 [→��きを読む]
Nvidia、最新GPU･CPU･ネットワークチップで世�c最�咾離灰鵐團紂璽燭鮑遒�
GPU（グラフィックスプロセッサ）メーカーのファブレス半導��Nvidiaが800億トランジスタを集積、TSMCの4nmプロセスノード（4N）で���]した次世代GPUとなるNvidia H100（図1）を開発した。今週開��されているGTC（GPU Technology Conference）2022の基調講演で、同社CEOのJensen Huang��が��らかにした。パッケージングにもTSMCのCoWoS�\術を使った。 [→��きを読む]
Codasip、MPUを�O�yにカスタマイズできるRISC-Vコアを提供、日本法人設��
マイクロプロセッサ（MPU）を好きなようにカスタマイズして高性�Αδ秕嫡J電��・小�C積を同時に実現できるRISC-VコアIPプロバイダーが日本で本格的に��動し始めた。チェコ�擇泙譴離好拭璽肇▲奪�Codasip社だ。カスタマイズを�O動化できることが最�jの��長。そのためのツールCodasip Studioで、パイプライン段数やマルチコア、拡張命令など�O�yに��べる。 [→��きを読む]
最�咾�AIプロセッサをウェーハオンウェーハで実現したGraphcore
英国のAIプロセッサメーカーのGraphcore社が�垉遒望匆陲靴�IPU（Intelligent Processor Unit）����（参考�@料1）よりも性���Cで40%高く、電��効率も16%高い新型AIチップを開発した。最�jの��長は、Wafer-on-waferでチップを形成したことだ。同社は、Bow IPUと�@��けられたチップ（図1）から拡張性の高いAIコンピュータまで作り�屬欧拭� [→��きを読む]
ルネサス、64ビットRISC-Vでリードする半導��メーカーを�`指す
ルネサスエレクトロニクスは、64ビットのRISC-Vコアを集積した�@��のMPU「RZ/Five」を開発、サンプル出荷を始めた（参考�@料1）。RISC-Vは�櫂�リフォルニア�j学バークレイ�鬚�開発したフリーのCPUコアIP。RISC-VのISA（命令セットアーキテクチャ）に��拠したコアで64ビットの�@��MPUはルネサスが初めてのメーカーとなる。 [→��きを読む]
