複雑なSoCを~単に設するためのツールをY化しよう−HSAが}びかけ

CPUやGPUなど複数のプロセッサを集積したSoCチップをもっと~単・]期間に設したい。SoCの普及を`的としたY化団HSA Foundationがこういった開発ツールをY化するため2012Q6月に誕擇靴拭AMDやARM、Qualcommなどが創立メンバー(図1)となり、オープンな設プラットフォームを作る動にを入れている。このほど電B記v会見で、その動X況をらかにした。 [→きを読む]
» セミコンポータルによる分析 » \術分析 » \術分析(デバイス設& FPD)
CPUやGPUなど複数のプロセッサを集積したSoCチップをもっと~単・]期間に設したい。SoCの普及を`的としたY化団HSA Foundationがこういった開発ツールをY化するため2012Q6月に誕擇靴拭AMDやARM、Qualcommなどが創立メンバー(図1)となり、オープンな設プラットフォームを作る動にを入れている。このほど電B記v会見で、その動X況をらかにした。 [→きを読む]
DSPコアの開発メーカーであるCEVA(シーバ)社が}ぶれ機Δ溌解偽\術のアルゴリズムを開発、それらをrり込んだIPを商化した。スマートフォンのように薄く小型のカメラには搭載がMしい}ぶれ防V機Δ鬟愁侫肇Ε┘△納存修垢襦 [→きを読む]
パワー半導にを入れているInfineon Technologiesは、そのプロセス工場で300mmウェーハの攵を始めたが、パッケージに関しても新しいコンセプトを次々と]ち出している。例えば、ボンディングワイヤーを使わずにCuピラーをいて、パワートランジスタとドライバトランジスタのv路を接するというマルチチップパワーパッケージ\術を、7月17〜19日東Bで開(h┐o)されたTechno Frontier2013でo開した。 [→きを読む]
Xilinxは、20nmルールのLSIを早くもテープアウトした。デザインルールが20nmと微細化すると、集積できるv路が膨j(lu┛)になるため、アーキテクチャを根本的に見直し、UltraScaleと@けた(図1)。CLB(Configurable Logic Block)周りの配線や、DSPブロック、クロック分配などを最適化した。 [→きを読む]
バウンダリスキャン法がBGAや3次元ICのハンダボールの接をテストする}法として、JPCA(日本電子v路工業会)ショー2013でR`された。アンドールシステムサポートが積極的にこの}法を推進しているのに加え、富士通インターコネクトテクノロジーズも、スーパーコンピュータ「B」のテストにこの}法を使っていたと述べた。 [→きを読む]
NEDO(新エネルギー・噞\術総合開発機構)とLEAP(低電圧デバイス\術研|組合)は、0.37Vという低い電圧で動作するSOIのMOSFETを開発(図1)、2MビットのSRAMを試作し、その動作を確認した。この成果を6月11日からB都で開(h┐o)されている2013 IEEE Symposium on VLSI Technology and Circuits(通称VLSI Symposium)で発表した。 [→きを読む]
プログラミングのスキルがなくても、オリジナルな図柄をいたメーターなどのグラフィックスを表する]晶パネルをO分で開発できるようになる。菱電機は、タッチパネルとそのコントローラ、]晶モジュール、グラフィックスボードに設開発ツールをワンセットにしたソリューション(図1)の提供を始める。 [→きを読む]
(sh━)国ですい星のように登場した3次元FPGAのベンチャー、Tabula社(参考@料1)がこのほどその進tX況をらかにした。22nmのインテルのトライゲートFET\術を使う、このFPGAの的なABAX2 Pシリーズと、ユーザーが新開発するためのプログラムツールのStylusコンパイラを発表した。 [→きを読む]
パワーマネジメントをはじめとするアナログ・ミクストシグナルLSIを}Xけるドイツのファブレス半導メーカー、ダイアローグセミコンダクタ(Dialog Semiconductor)が11インチ〜36インチのj(lu┛)画Cディスプレイでタッチスクリーンを実現する半導コントローラDA8901を開発(図1)、今Q後半から出荷していく。 [→きを読む]
プリントv路基(PCB)のレイアウト設からX設までk棖靴謄轡潺絅譟璽轡腑鵑任て、しかも]期間でh価可Δ輔X設シミュレータFloTHERM XTをメンターグラフィックスが開発した。PCB設データからXの流れをシミュレーションする場合にフォーマットを変換する要はないため、開発期間(Time to market)を]縮できる。 [→きを読む]