図1　スマホのキモとなる3次元構�]デバイスFinFETと3D NAND　出�Z：Applied Materials

AMATは、これからの半導���x場を牽引するエレクトロニクスはやはりスマートフォンであり、その�x場は2017�Qには70億��にも達する、と見ている。これを牽引する半導��チップはアプリケーションプロセッサとNANDフラッシュメモリである。どちらも3次元化する��(sh┫)向にある。アプリケーションプロセッサの最先端は20nmのプレーナプロセスであるが、その次の14/16nm世代はFinFET�\術に行くと見る向きが�Hい。またNANDフラッシュは、メモリセルを横��(sh┫)向に作り込んできたこれまでのプロセスに�瓦靴董▲札襪��e��(sh┫)向に積むことで集積度を�屬欧���(sh┫)向に向かっている。Samsungは3D NANDを出荷しそれを使ったSSDを昨�Qすでに発表している(参考�@料1)。今�Qは昨�Qの24層から、�k歩進んで32層のメモリを開発している。このため、AMATは3次元構�]を加工するための����開発に��を入れてきた。この先もFinFETと3D NANDフラッシュ��ウェーハは�\加していくとAMATは見ている(図2)。

図2　3D FinFETと3D NANDフラッシュのウェーハは�\えていく　出�Z：Applied Materials

3次元構�]を加工することは�~単ではない。FinFETでは原子層レベルの厚さの薄膜を形成しなければならない。そのための新CVD����、Applied Producer XP Precisionは成膜の�@度を�屬押∈猯舛麗L(f┘ng)陥などの課��を解��するという。FinFETプロセスでは、10nm以�TのトランジスタにはFinFETのチャンネルにキャリヤ�‘暗戮旅發�III-V化合�馮焼���を?q┗)\積させる�\術を使うことになろう。このため、CVDエピタキシャル����も�L(f┘ng)かせない。����の詳細は��らかにしていない。

NANDでは、60:1と極めてシャープなアスペクト比のコンタクト孔を加工し電極をつなげた後、CMPで平�Q(m┐o)に加工する��要がある。CMP工��は、FinFETと3D NANDでは最�j(lu┛)10工��も使われる可��性があるとする。今�vAMATが発表したツールReflexion LK Primeには、6つの研磨ステーションと8つの��浄ステーションを�eつ。ナノメートル�@度での3次元ゲートの高さ�U御では、均�k性が��来よりも50％向�屬靴燭箸靴討い襦ｆ�14ステーションの工��を行うとして、��来機�|と比べると、スループットは2倍に�屬�るという。

なお、AMATは今後統合する東�Bエレクトロンとの新会社の�@�iを「Eteris」にすると発表している。Eteris（エテリス）は、Eternal Innovation for Societyからきている。

参考�@料
1. サムスン、3次元NANDを64個搭載したSSDを量�凮始 (2013/08/15)