図1　Keysightの社長兼CEO Ron Nersesian��と、シニアVP兼CTO Jay Alexander��

Keysightはこのほど「Keysight World 2018東�B」を開��、社長兼CEOのRon Nersesian��と、シニアVP兼CTOのJay Alexander��が来日、この��ハイエンド商��を��す（図1）と共に、日本�x場はカーエレクトロニクスとIoTなどの�噞機�_や5G向けの通信機�_の�x場に魅��を感じていることを訴求した。

この��ハイエンドオシロは、帯域が80GHz、100GHz、110GHzの3モデルからなり、��てのチャンネル（2チャンネルモデルと4チャンネルモデル）で256Gサンプル/秒と��高�]に�S形をサンプリングする。分解��10ビットのADコンバータを内�鼎靴討い襦�これまでのオシロは、ミリ�S�R定では�ﾇ槹_を��いて、数GHzの周�S数をミリ�S周�S数まで�屬欧討い燭�、この��ハイエンド�R定�_を使えば�ﾇ槹_は要らない。

これほどまでの��ハイエンドオシロを実現したカギは、やはり�O社��の半導��チップである。��にRFフロントエンドにおいては、独�O開発設��した8個のチップが威��を発ｧした（図2）。高周�S�霾�には独�O開発・���]のInPチップ、256GHzのサンプラーはカスタムASICを設��した。どの�v路にどのチップを使ったのかについては��らかにしていないが、設��したチップのプロセスはInPに加え、SiGe、Si CMOSもあるとしている。Si CMOSのASICに関しては��湾のファウンドリに���]を依頼、InPはカリフォルニア�Ε汽鵐織蹇璽兇砲△��O社の���]ラインを使った。RFフロントエンドボードの��高周�S�霾�は金の蓋を被せ、シールドをしっかりとっている。

図2　RFフロントエンドのマルチチップモジュール　出�Z：Keysight Technologies

�Qチャンネルのデータアクイジションボード（図3）には、10ビットのデータを毎秒256Gビットでサンプリングするために、4個のADコンバータや新しいデータプロセッサ、カスタムASICなどを搭載している。さらには�S形を保�Tするためのメモリには、TSV（Through Silicon Via）でDRAMを�e積みする高集積のHMC（Hybrid Memory Cube）を使っている。このメモリはKeysightとメモリメーカーで開発したものだという。SamsungとSK Hynixは同様なTSVメモリ構�]をHBM（High Bandwidth Memory）と�}んでおり、HMCはMicronが�}�Xけていたため、DRAMチップはMicron��だと思われる。�Qボードのスループットは2.56 Tbpsとなり、ボードを4��、すなわち4チャンネルを合わせると10 Tbpsと驚異的なスピードのスループットになる。

図3　新型オシロのアクイジションボード　出�Z：Keysight Technologies

��高�]、��高周�S�\術をふんだんに使ったことで、シグナルインテグリティが優れ、ノイズが低く、ADコンバータの�~効ビット数ENOB（Effective Number of Bit）も確保されている。アイパターンは、信���單戮虜后��e軸）とジッターの時間差（横軸）で表すが、新����が�e80mV、横15psに�瓦靴�、��来��は40mV、8psしかアイパターンが開いていなかったとしている。これは40GボーのPAM4信�､料��p信の場合であり、アイ開口率は2倍以�岾�いているといえそうだ。

また、デジタル変調でのデータを識別できるコンスタレーション�R定図では識別すべきエラーレベルをEVM（Error Vector Magnitude）で表すが、64Gボー、64QAMの場合に��来の�R定�_では5.4%のEVMだったが、このInfiniium UXRは2.8%EVMとエラーが半分になっている。変調をもっと�咾瓩�64Gボー、256QAMで1Tbpsの場合、��来は�R定できなかったのに�瓦靴董△海凌�����は2.6%だとしている。

ただし、����は��常に高価で、1��1億��からで、2019�Qの2〜3月に発売する予定だという。5Gが当初の3.5GHz帯、4.5GHz帯から、2020�Q代中頃以�Tの24GHzの��ミリ�Sや60〜80GHzのミリ�Sにもそのまま�官�できる。おそらく2020�Q代はずっと使える�R定�_となりそうだ。