Micron、(j┤ng)来見据えた176層NANDフラッシュとDRAMを出荷

Micron Technologyは、昨Q最j(lu┛)176層のNANDフラッシュメモリの開発を発表していたが(参考@料1、2)、このほどComputex Taipei 2021にて、そのチップを搭載したPCIe Gen4 SSDの出荷開始を発表した。加えて、DRAMでは最先端の微細化ノードである1α nmのDDR4x LPDRAMを出荷した。 [→きを読む]
» セミコンポータルによる分析 » \術分析
Micron Technologyは、昨Q最j(lu┛)176層のNANDフラッシュメモリの開発を発表していたが(参考@料1、2)、このほどComputex Taipei 2021にて、そのチップを搭載したPCIe Gen4 SSDの出荷開始を発表した。加えて、DRAMでは最先端の微細化ノードである1α nmのDDR4x LPDRAMを出荷した。 [→きを読む]
パワー半導のトップメーカー、Infineon TechnologiesがいよいよO動Z向けのSiCパワーモジュールやトランジスタの攵を本格化させる。それも1200Vへの官だ。耐圧1200Vであれば、800VU高電圧の電気O動Z(EV)にも官できる。EVのメインドライブとしてSiCへの期待は日本メーカーもj(lu┛)きいが、その本格導入の時期を見らっている。 [→きを読む]
EV向けのドメインコントローラのコンセプト(図1)をTexas Instrumentsがらかにした。EVには動となるモータを~動するインバータだけではなく、DC-DCコンバータ、オンボードチャージャー(OBC)、バッテリ管理システム(BMS)もL(f┘ng)かせない。これらの機Δ瓦箸ECUを作るのではなく、ECUをいくつかまとめてドメインとするという考え(sh┫)だ。 [→きを読む]
(sh━)ニューヨークΕ▲襯丱法爾砲けるIBM研|所が2nmデザインのナノシート\術を使ったトランジスタを開発、このトランジスタを500億個集積したICテストチップを300mmウェーハ屬忙邵遒靴拭平1)。IBMは、PowerアーキテクチャのCPUを独Oに開発しているが、今Q後半に7nmプロセスのPower10をリリースするため、2nmチップが登場するのは2025Q以Tになりそうと見られている。 [→きを読む]
ウェーハスケールAIチップ開発のCerebras Systemsは、2世代のウェーハスケールAIチップを開発した。最初のチップが16nmプロセスで]されていたが、今vは7nmプロセスで作られており、総トランジスタ数はivの1兆2000億トランジスタに瓦靴2.6兆トランジスタとほぼ2倍になっている。その分チップ屬寮性も2倍以屬砲覆辰討い襦 [→きを読む]
Siemens EDA(旧Mentor Graphics)は、LSI設をハードウエアレベルで検証するエミュレータVeloce(ベローチェと発音)の次世代版の検証システムを発表した。今vの検証システムでは、ハードウエアマシンだけではなく、協調設で要な仮[プラットフォームでのソフトウエア検証ツールVeloce HYCONを含め4をTした。 [→きを読む]
Nvidiaが4月にGTC2021(図1)で発表したk連のチップは、巨j(lu┛)なデータセンターあるいは巨j(lu┛)なAI学{モデルに官させようとする狙いがある。CPUであるGrace(コード@)を発表したのもCPUとGPUを並`で使う巨j(lu┛)なQシステムを[定している。加えて、演Q専のCPUであるDPU(Data Processing Unit)のBlueField-3も発表した(参考@料1)。 [→きを読む]
TIは、EMI(電磁SJ渉)を削(f┫)させたパワーマネジメントICを々発表、これからのZ載を始め工業への応を狙っている。DC-DCコンバータをはじめとする電源ICは、にZ載ではEMI削(f┫)は絶款鴕Pとなる。EMIはにスイッチングレギュレータのようにオン/オフの切りえがしいと発擇靴笋垢ぁTIの最新EMIノイズ削(f┫)\術を紹介する。 [→きを読む]
Intelは、最j(lu┛)40CPUコアを集積した3世代のXeonスケーラブルプロセッサを発表した(図1)。クラウドやデータセンター、HPCなどに向けたハイエンドプロセッサだ。i世代のXeonプロセッサと比べて最j(lu┛)1.46倍の性Ω屬世箸靴討い襦やはり1.74倍の推b演QをeつAI(ディープラーニング)専のプロセッサを集積し、さらにメモリ保護や暗(gu┤)化アクセラレータを集積、セキュリティを(d┛ng)化したことがチップの長。 [→きを読む]
IPベンダーのトップメーカー、Armが10Qぶりに新しいアーキテクチャのArm V9を発表した(図1)。10QiにV8を発表した時は単純に32ビットから64ビットへの々圓砲垢なかったが、今vのアーキテクチャは、これまでの@コンピュータから専コンピュータへの棺茲鮃佑┐CPUアーキテクチャとなっている。10Q周期のマキモトウェイブに官した動きと捉えられる。 [→きを読む]
<<iのページ 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 次のページ »