Mentorがファーストシリコンの�k発完動を実現する��(d┛ng)��ツールを発表
��(sh━)Mentor Graphics社は、45nmプロセス以�TのLSIを歩�里衫匹�作るための�駘�設��・検証・歩�里泙蠍��屬泙任魎泙瓩��駘�設��ツールをDAC (Design Automation Conference) 2008でリリースした。半導��プロセスのリソグラフィ�∨，�光の�S長（かつてはリソグラフィの限�c�∨，噺世錣譴拭砲茲蠅��](m└i)くなってきているため、パターン通りの�∨，魏湛�することが�Mしくなってきている。それを試行�惴蹐培���してきたが、今�vのツールはタイミングからプロセスのバラツキまで含めて�O動化しようというもの。
LSIの設��分野は、システムに�Zいレベルではなじみの薄いVHDLやVerilogに代わって、もっと楽に誰でも設��できる��(sh┫)法として、C言語設��をベースにするESL（electronic system level）が�R�`されている。Cによるプログラミング言語で設��したあと、コンパイラでRTLレベルまで変換するわけだが、RTLレベルの�\術はもはや完成し尽くしてほとんど�B��にも�屬蕕覆い�、RTLレベルから�駘�的な配��・配線を�Wくところがいま�j(lu┛)問��になっている。
�b理レベルでは実際のタイミングを検証できないため、欲しい性�Δ�本当に�u(p┴ng)られるとは限らない。チップをシリコンに焼き��けてから性�Δ�出ない、というようなことはもはや��されない。それも「ゲート����や配線����のモデルはもはや��(c┬)去のものになり、今やノイズやシグナルインテグリティがチップレベルで求められるようになってきている」、とMentor社Design-to-Silicon�靆腓良�社長兼ジェネラルマネジャーであるJoe Sawicki��(hu━)は述べる。タイミングの����やクロックスキューを防ぐだけではない時代に突入した。
タイミングだけではない。リソグラフィでパターン通りの�∨，鬚修里泙涓湛�できないという時代にも入っている。�駘�設��とマスクデータとの間の関係がこれまでになく、�g密な関係が求められる。
今�vMentorが新時代の�駘�設��ツールとして��(j┤)したのは、��つの�j(lu┛)きな柱からなるツールである。LSI�屬里気泙兇泙��v路の配��とそれらやその内�陲鬚弔覆闇枩�の設��システムOlympus-SoCと、チップの配��配線が��しい�T果を検証し、さらにリソグラフィの����まで行うCalibre、そして��つ�`はLSIの�b理動作をテストし歩�里蟆鮴呂鮃圓�TestKompress/YieldAssistである。これら3本のツールを統合してファーストシリコンの�k発完動がどの半導��メーカーでもできるようにする。その統合作業にも���}し始めたと、Sawicki��(hu━)は言う。
Olympus-SoCは、Sierra Design Automation社が提供していたツールで、昨�QMentorが�A収して�}に入れたもの。Sieraのユーザーであった、STMicroelectronicsはMentorの検証ツールCalibreと組み合わせられるため、使いやすくなったとしている。タイミング解析アーキテクチャを導入、�H数のプロセスコーナーや設��モードを最適化する。配線でもDFMを考慮した配線�}法を採り入れている。さらに、低消�J電��設��に��いられるマルチ電源にも�官�できる。
MentorのCalibreは、��(sh┫)��式ベースのDRCファミリーとして改良し今�v、2次元/3次元配線の検証ができるようになった。3次元は配線の段差やビアホール、コンタクトホールのなどのチェックに威��を発ｧする。またメモリーの検証時間がかなり�](m└i)縮したとしている。さらにCMPAnalyzerと�}ぶ平�Q(m┐o)性の最適化も図れる。これはCMPとレイアウト密度の解析�}法を使ってメタルの�mめ込みなどをチェックする。Calibre nmLVSツールも搭載し、レイアウトと配��図形のチェックをチェックして�T��できるという機�Δ魴eつ（ただし、�x場で入�}できるのは2008�Q後半）。
これらのツールを使って390万ゲートの��合他社の�����v路を65nmプロセスで試作�h価してみたところ、��合他社と比べてクロックのばらつきは40%低��(f┫)し、バッファとしてチップに搭載していた�C積は50%��(f┫)り、トータルの�C積は18%削��(f┫)できたという。ダイナミック動作時の消�J電��は20%��(f┫)少している。クロックスキューは40%��(f┫)ったという。
また、配��、クロック給電、配線、最適化、DFMなどの処理をマルチスレッド・マルチコア��(sh┫)式で並�`処理���Qして求めるわけであるが、��別な高�]コンピュータを?y┐n)�作するわけではなく、�x販のLinuxベースのワークステーションで���Qしている。Calibreの��(sh┫)��式ベースの設��チェックツールは、�Z接チェッカーでは検出されないが、電流集中を��こしやすい��度に�`れているコンタクトの位��も発見できるため、電流集中を防ぐことができる。モデルをこのような所にも立てて���Qする。もちろんリソフレンドリなツールだけに配線が細くなりすぎているようなホットスポットを検出できることはいうまでもない。
また、�b理テストのツールでは、��(g┛u)なる集積度向�屬砲茲螢謄好肇如璽燭了\加に�瓦靴董�ATPGを圧縮する機�Δ鯏觝椶靴討い�。今は、TestKompress Xpressだが、2011�Q以�Tに向け、TestKompress In-SystemやTestKompress Low-Power Overdrive、さらに TestKompress Multicoreという��つの開発を同時に進めている。隠れて見えないシステマチックな�L(f┘ng)陥を同定する����アルゴリズムを開発、歩�里蠅鮓��屬任�るとしている。
