STマイクロがファブライト戦�Sを採りながらもIDMにこだわる狙いとは
STマイクロエレクトロニクスは、日本時間2月27日にバルセロナのCCCB（Centre de Cultura Comtemporania de Barcelona）においてジャーナリスト・投�@アナリスト向けの会見を開��、MEMSとMCUに関する現�Xを紹介すると同時に、FD-SOIプロセスの戦�S�疑砲鮓譴辰拭平�1）。 [→��きを読む]
�\術分析（プロセス）
» セミコンポータルによる分析 » �\術分析 » �\術分析（プロセス）
神戸�j/ASET、4096個のTSVを介して3D積層IC試作、100GB/sの�]度を実証
![神戸�j/ASET、4096個のTSVを介して3D積層IC試作、100GB/sの�]度を実証](/assets_c/900px/130220-aset.png "神戸�j/ASET、4096個のTSVを介して3D積層IC試作、100GB/sの�]度を実証")
神戸�j学と��先端電子�\術開発機構（ASET）は共同で、4096本のTSVバスを�eつインターポーザを介して、メモリチップとロジックチップを積層した3次元ICを試作、100Gバイト/秒の高�]データ伝送を実証した。これを�櫂汽鵐侫薀鵐轡好海燃�かれたISSCC（International Solid-State Circuits Conference）で発表した。 [→��きを読む]
インフィニオン、カーエレ��パワー半導��の新パッケージ�\術を��らかに
カーエレクトロニクスに搭載するパワーMOSFETをリードレスパッケージに収容しても200Aを流すことのできる実���\術を、インフィニオンが��らかにした。これまでのD2PAK型パッケージでは180Aが最�j電流だったが、新開発のTO-LL表�C実��型パッケージは200Aまで流せることで、インバータの小型化につながる。 [→��きを読む]
LEAPの低消�J電��・不ｧ発性メモリはノイズマージン広げ、高集積化�`指す
経済�噞省・NEDO（新エネルギー･�噞�\術総合開発機構）が�мqする「低炭素社会を実現する��低電圧デバイスプロジェクト」の成果報告会が行われ、低電圧�\術の進�tが発表された。原子レベルの微細化に�Zづくにつれ、不純�餮胸劼留惇xが顕著に表れるようになってきている。動作電圧を下げ、原子レベルに挑戦する試みがこのプロジェクトである。IEDM2012でも発表された�\術も含めいくつか紹介する。 [→��きを読む]
フェアチャイルドがSiCバイポーラTrを来�Q�i半発売、IGBT可��性も浮��
半導���噞の�鬩F、フェアチャイルドセミコンダクター（Fairchild Semiconductor）がSiCのバイポーラトランジスタを来�Q�i半に����化する。日本メーカーのMOSFET、ドイツインフィニオンのJFETに��わるSiC��3のトランジスタとしてのバイポーラも登場という位����けになる。 [→��きを読む]
効率29%でフレキシブルな�陵枦澱咾��櫂戰鵐船磧爾�サンプル出荷、来�Q量��へ
プラスチック基���屬忘遒辰��陵枦澱咾�、フレキシブルで折り曲げ�O�yなため、電柱の柱に�pって設��したり、�O動�Zの屋根やボンネットの�屬棒���したりすることができる。反�C、光電変換効率が�Kく、せいぜい8%��度しか�uられなかったため、広い�C積に渡って設��しなければ使い�颪砲覆蕕覆�った。今�v、フレキシブルながら効率28.8%という優れモノが登場した。 [→��きを読む]
GlobalFoundries、10�Q間のfinFET開発を経て14nmプロセスで実現へ
「これまでプロセス世代は2�Q間の開発期間を経てきたが、20nmから14nmへは1�Qで到達できそうだ」。こう語るのは、グローバルファウンドリーズ(GlobalFoundries)のグローバルセールス兼マーケティング担当�峙薀丱ぅ好廛譽献妊鵐箸任△�Mike Noonen��。アジア�Q地でメディアとのロードショーを行い、最終地の����と東�Bとの間で電�B会見を行った。 [→��きを読む]
インベンサス、新�撻謄札蕕糧焼���パッケージ企業として革新�\術で再�n働
2012�Qはじめに日本オフィスを閉じたテセラ（Tessera）社。今は�eち株会社としての�T在で、��業会社として半導��パッケージング�\術会社のInvensasと、カメラモジュール会社のDigital Opticsを傘下に�eつ新�撻謄札蕕箸靴��擇泙貶僂錣辰�。インベンサス（Invensas）は新型パッケージのソリューションを提供する研�|開発会社として再�n働し始めた。 [→��きを読む]
LEAP、LSI消�J電��削��のためMOSの��Vt低��、不ｧ発性メモリに��点
LEAP（��低電圧デバイス�\術研�|組合）が2012 IEEE Symposia on VLSI Technology and Circuits (通称VLSI Symposium)で3�Pもの�b文を発表した。同研�|組合は、コンピュータシステムを�b理�v路、1次メモリ、2次メモリ、外�雉�憶と分けて、それぞれの低消�J電���\術に�Dり組んでいる。 [→��きを読む]
インテルの22nmFINFETプロセスをファウンドリとして使うTabula社
インテル社の22nm、FINFETプロセスをファウンドリとして�W��する契約を、新興FPGAメーカーのタブラ（Tabula）社が締�Tした。タブラ社は、ロジックを時分割にリコンフィギュア(再構成)することで、これまでのハイエンドFPGAよりも小さな�C積でFPGAを実現できる3D Space Timeアーキテクチャを��長としてきたベンチャーだ。 [→��きを読む]
