» セミコンポータルによる分析 » �\術分析 » �\術分析（プロセス）
MEMS�噞には、MEMSファウンドリからファブレス、コンサルティングなどさまざまな業��が出てきている。MEMSデバイス����を広�J囲で�eとうとすると、ファブレスで素早く�x場へ�官�するか、ファウンドリでさまざまなユーザーに�官�するか、あるいはIDMなら��定����に絞り込みソリューションとして提供する。ここではファウンドリのIMT社とファブライトのVTI社を紹介する。 [→��きを読む]
完��空��型（fully depleted）SOI CMOS�\術は20nm以�TのCMOS�\術として性�Α⊂嫡J電��、コストの点でバルクCMOSと比べ�~�WになることをSOIインダストリコンソーシアムが発表した。このため携帯機�_に使うべきSoCには向いていると同コンソーシアムの�峙薀妊�レクタを��めるHoracio Mendez��は主張する。 [→��きを読む]
�櫂謄�ノロジーライセンス会社のテセラは、今後もPoP（パッケージオンパッケージ）が携帯機�_向けアプリケーションプロセサとメモリーの3次元実�▲僖奪院璽犬亮舂�になるとし、そのための薄型化�\術とフリップチップがしばらくは��くと見ている。TSVを使う3D実�△歪礇灰好伐修離瓮匹�いまだに見えず、主流にはなりえないだろうとし、PoPビジネスに�R��している。 [→��きを読む]
�盜颯縫紂璽茵璽��xから300kmほど�`れた���陲猟�、ニューヨーク�Ε▲襯丱法爾砲△襯縫紂璽茵璽��ξ��j学ナノテクセンターCNSEの実��が��らかになった。これは、東�B新�Uで開��された、国際半導���攵��\術シンポジウムISSM（International Symposium on Semiconductor Manufacturing）2010の中で、同�jの平����教�bが基調講演で述べたもの。 [→��きを読む]
�櫂競ぅ螢鵐�ス社は、シリコンインターポーザ�\術を使い、FPGAチップを複数つなぐ新しい高集積化�\術を開発したと発表した。3D IC��の�\術であるTSV（through silicon via）を使いながら3次元にチップを積み�_ねるのではなく、2次元に配��する。�eに積むとTSVホールの配��の�U限やインターポーザにおける配線設��の�O�y度が��なわれるため、現段階では�k�陲離ぅ瓮献磧爾鮟�いて����化されていない。 [→��きを読む]
フランスの国立研�|開発機関のLETIが東�BでコンファレンスLETI Dayを開��、日本半導���噞とLETIとの交流を積極的に進めることを訴えた。その��1��として2010�Q5月にLETIと日本の�噞�\術総合研�|所との間で�\術交流を中心としたMOU契約を交わした。共にもう少し�jきな組�Eとして、�旟研はTIA（つくばイノベーションアリーナ）、LETIは���BのCEA-DRTとの間でのMOUとなっている。その詳細が��らかになった。 [→��きを読む]
TSMCが28nmプロセスにおいてゲートラストを���Iすることを発表した。7月2日開��するTSMC2010 Technology Symposium Japanに先だって、1日にメディア向けにその��要を発表したが、メディアに�瓦靴謄┘鵐弌璽瓦鬚�け、本日��午を�eって発表となった。 [→��きを読む]
半導���\術とプリント�v路基���\術の境�`が見えなくなってきた。これまでは、プリント�v路�\術は半導���\術の後を�{いかけてきた。�v路線幅/線間隔（L/S）で表される幅は、半導���\術では30nmくらいまで微細化が進んできたのに�瓦靴董▲廛螢鵐��v路�\術は最も微細なパターンでさえ10/10μmだ。しかし、テクノロジーでは逆転現��も見える。 [→��きを読む]
�櫂哀蹇璽丱襯侫．Ε鵐疋蝓璽此�GlobalFoundries）社の��来に向けた戦�Sが次��に��確になってきた。昨�Qの4月にAMDからスピンオフしてファウンドリ企業として独立、その後シンガポールのチャータードセミコンダクターも�A収して、プロセスのポートフォリオを広げた。2010�Q1月に統合が完了して5カ月になろうとしている。 [→��きを読む]
�f国のサムスン電子が32nmロジック��のファウンドリ戦�Sについて、セミコンポータルに語った。これは��PR会社のGlobalPress Connection社が主��したe-Summitの中で、インタビューに応じてくれたもの。サムスンはメモリービジネスの他にもロジックのファウンドリビジネスを行っている。 [→��きを読む]
