ザイリンクス、Spirit仕様をベースにした共通開発プラットフォームを開発中
�櫂競ぅ螢鵐�ス社は、これまでのような個別の����ごとの開発環境ではなく、設���vがもっとなじみのある�k般的な開発�}法や開発ツールなどを扱えるような「ターゲットデザインプラットフォーム」を構築中である。そのプラットフォームの基本として働くFPGAデバイスである、ハイエンドタイプのVirtex-6とローコストタイプのSpartan-6ファミリーを発表した。IPを再�W(w┌ng)��するための�Y��となるSpiritを使えるようにして、いろいろなIPを集積しやすい開発環境を�`指す。
Spirit（Structure for packaging, integrating and reusing IP within tool flows）は、さまざまなベンダーが作ったIPを集積しやすくするために作成する、�Q社共通の仕様である。今�vの����は、広いアプリケーション分野をカバーするために、Spartan-6とVirtex-6でカバー�J囲を広げようとしている。�Qファミリーの搭載機�Δ楼焚爾猟未蝓�
Spartan-6 LX： ローコストのロジック＋DSP
Spartan-6 LXT： ローコストロジック＋高�]シリアルインターフェース
Virtex-6 LXT： 高集積ロジック＋シリアルコネクティビティ
Virtex-6 HXT： ��高�]シリアルコネクティビテ��＋ロジック
Virtex-6 SXT： DSP+ロジック＋シリアルコネクティビティ
�QFPGAにはロジック、RAM、DSP、パラレルI/O、シリアルI/Oを含むがその比率と��模が異なる。それぞれの機�Δ鯆甘Dして、数��に渡るアプリケーション分野をカバーしようとしている。こういった広�J囲の応��をカバーするターゲットデザインプラットフォームを作る�`的を、同社先端����グループシリコンディフィニション�靆腑轡縫▲妊�レクタのCharles Tralka��は「これまではFPGAのコンポーネントごとに開発ツールを提供してきた。15�Q間こういったASICで、スケーラブルなプラットフォームを提供するにはどうすべきかを検討してきた。今�vのターゲットデザインプラットフォームは、Spirit仕様を��いてIPの再�W(w┌ng)��を可�Δ箸垢襯廛薀奪肇侫�ームになる」と述べている。
ターゲットデザインプラットフォームには次の5つのキーコンポーネンツを統合している；1)FPGAデバイス、2)�Q�|のIPコア、3)業�cで検証された�}法を使った設��環境、4)�嗄�なリファレンスデザイン、5)拡張可�Δ淵棔璽匹肇�ット。ザイリンクスはFPGAを提供するが、それ以外の4つのコンポーネンツはザイリンクスかサードパーティのいずれかが提供する。
開発中のターゲットデザインプラットフォームは、次の模式図の最も下に位��する基本プラットフォームに当たる。その�屬離疋瓮ぅ���化�霾�は、これまで����ごとに提供してきたFPGAのプラットフォームである。さらに�屬��霾�が�x場に��化したデザインであり、最も�屬��霾�が顧客ごとに差別化を図る�霾�の設��となる。
なお、今�vザイリンクスが提供する����について�~単に触れておくと、Virtex-6 FPGAは、最先端の40nmプロセス、3層�┣祝譟�300mmウェーハを��いた12メタル層、という���]�\術で作った。コア電圧は1.0V、低消�J電��しようとして0.9V動作��もある。Spartan-6 FPGAは、やや�{�^した低消�J電��版45nmプロセスを使い、9メタル層、2層�┣祝豢\術を使う。いずれのファミリーも�]度は��来��よりも20%�]く、コストは40%低く、消�J電��は65%小さい。ロジックの集積度は2倍、レジスタ集積度は3倍、DSPのバンド幅は2倍、シリアルI/Oのバンド幅は2倍高�]化した。共に出荷時期は2009�Q��3四半期。
