IntelとMicron、クロスポイント型不ァ発性メモリをサンプル出荷へ

IntelとMicron technologyは共同で、DRAMとNANDフラッシュをつなぐ新型メモリを開発した(図1)。3D XPoint(スリーディークロスポントと}ぶ)\術と@けたこの不ァ発性メモリは、ストレージクラスメモリである。NANDよりも3ケタ]く、DRAMよりも10倍高密度で、NANDよりも書き換えv数が1000倍Hいという。 [→きを読む]
IntelとMicron technologyは共同で、DRAMとNANDフラッシュをつなぐ新型メモリを開発した(図1)。3D XPoint(スリーディークロスポントと}ぶ)\術と@けたこの不ァ発性メモリは、ストレージクラスメモリである。NANDよりも3ケタ]く、DRAMよりも10倍高密度で、NANDよりも書き換えv数が1000倍Hいという。 [→きを読む]
書込みレイテンシが15µs、とストレージとしては3ケタ高]のフラッシュストレージ(図1)をSanDiskが6月1日から出荷する。これまでの10〜20msというSSDと100nsというDRAMメモリとの間(メモリギャップ)をmめることができる屐▲好肇譟璽犬修里發里]度をf屬欧垢襪海箸砲覆蠅修Δ澄 [→きを読む]
セミコンポータル主のSPIフォーラム「3次元実△悗量O」が3月25日、開された(図1)。高集積化の}段をこれまでの微細化だけではなく、eに積み屬欧擬阿皺辰錣襪噺て、企画した。システムから見た3D、ブームになりそうなFO-WLP、実際にメモリシステムを構成するHMC、など現実解は実に進んでいる。 [→きを読む]
先週、東が3D-NANDのを発表した翌日にMicron TechnologyとIntelのグループからも3D-NANDの発表があった。3D-NANDは3D-ICとは違い、モノリシックのSi内にe妓にメモリを直`接した構]で、リソグラフィをH少緩くしても容量を屬欧蕕譴襦ただし、2グループの間で、3次元と言ってもメモリセル構]にjきな差があった。 [→きを読む]
東が48層のNANDフラッシュメモリを3月26日からサンプル出荷すると発表した。128Gビットので2ビット/セル構]をeち、当社の3次元メモリBiCS\術で攵する。これはモノリシックにメモリセルをeに積み屬欧擬阿如△い錣罎3D-ICとは違う。 [→きを読む]
NANDフラッシュをj量に使う、フラッシュアレイストレージがこれまでハイエンドのティア0ストレージから、1次ストレージのティア1ストレージへと下位t開を図ろうとしている。これはNANDフラッシュが今後、j量に使われることをT味する。これまでは]度(レイテンシ)を優先するハイエンドのティア0レベルがメインだった。 [→きを読む]
DRAMのデータレート(バンド幅)を1ピン当たりDDR4の8.5倍]いHMC(Hybrid Memory Cube)のSがらかになった。HMCは、TSV(Through Silicon Via)を使ってDRAMチップをeに積み屬欧3D-ICのk|で、基地局やデータセンターなどに向け消J電を屬欧困帽]性をuるRAMメモリである。詳細は3月25日に開されるSPIフォーラム「3次元実△悗量O」でらかになる。 [→きを読む]
NANDフラッシュの2014Q4四半期でのトップ6社がi四半期比2%\の87億4620万ドルになったとDRAMeXchangeが発表した。1位Samsungから6位のIntelまでの順位に変わりはないが、下位3社がi期比で2桁成長をし、岼3社を{い屬欧討い襦平1)。 [→きを読む]
セミコンポータル主のSPIフォーラム「3次元プロセスの壁とソリューション」が1月30日、東B御茶ノ水で開された。ここでは、16/14nm時代から本格的に導入されるFinFETや、NANDフラッシュのようなe型メモリといったプロセスの3次元化を採り屬欧拭2014Q12月のIEDMでもFinFETがjきなトピックスをめたようだ。 [→きを読む]
半導噞の好調が依としていている。この2014Q10〜12月期の四半期Qがらかになり、半導メーカーだけではなく、関連材料メーカーやテスターメーカーも好調というT果が出ている。東、ルネサス、信越化学、JSR、ディスコ、アドバンテストの四半期Qが相次いで報Oされた。 [→きを読む]
<<iのページ 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 次のページ »