Semiconductor Portal

» ブログ » インサイダーズ » Kのエンジニアb点

Intelマレーシア見学記(5):CPUテスターは後工工場で内されていた!

Intelマレーシア2vと3v(参考@料12)でCPUテスターをいくつか紹介したが、これらのテスターやテストマザーボードは、機密洩防Vのため、Intelマレーシア後工工場で内されていた。Intelマレーシア見学記の最終vとなる今vは、CPUテスターの]の様子を^真で紹介しよう。最後に、おまけでベールに包まれている不良解析ラボについても紹介する。

(1)CPUテスターおよびテストマザーボード]

マレーシアのペナンの幹澆離泪譟屡にあるクリム・キャンパスには、システムインテグレーション&マニュファクチャリングサービス(SIMS)と}ばれる業靆腓同居しており、SMT(表C実\術)というプリント基に電子を表C実△垢が並んで、IntelのCPUやGPUなどの最終テスト時に要なマザーボードおよびこれらを搭載したテストシステムをマレーシア工場内陲]していた。SIMSでは、プレ・シリコン向けのシミュレータ基も]され、盜颪呂犬畧つc中のCPUの開発拠点に提供されているという。CPUテスターやそのためのマザーボードをマレーシア工場で内するのはIntel社外にの秘密が洩しないためだという。


(1-1) High Density Modular Tester

最初に、CPUチップのシステムレベルテストを行うための「High Density Modular Tester(HDMT)」の]現場を紹介しよう。これはCPUの基本性Δ鬟謄好箸垢である。


図1 テスターマザーボード(試作段階)へ}作業で電子の⊂および検h 出Z:Intelマレーシア工場

図1 テスターマザーボード(試作段階)へ}作業で電子の⊂および検h 出Z:Intelマレーシア工場

図2 テスターマザーボード(試作)の電気的性チェック 出Z:Intelマレーシア工場
図2 テスターマザーボード(試作)の電気的性チェック 出Z:Intelマレーシア工場


図3 High Density Modular Testerの組み立て現場 出Z:Intelマレーシア工場

図3 High Density Modular Testerの組み立て現場 出Z:Intelマレーシア工場


図4 HDMTを4段積み屬欧篤虻邀稜中 出Z:Intelマレーシア工場

図4 HDMTを4段積み屬欧篤虻邀稜中 出Z:Intelマレーシア工場


(1-2) System Level Tester

System Level Testerは、外けGPU、SSDなどのストレージデバイス、USBなどのQ|周辺機_との連携動作を、Windowsなどの実在OSでの動作下で実際のコンピュータに収まったXと極めてZいXで動作試xを行う最終段階のテスターである。


図5 SLT外茵―儘Z:Intelマレーシア工場

図5 SLT外茵―儘Z:Intelマレーシア工場


図6 流れ作業のテスター量] 出Z:Intelマレーシア工場

図6 流れ作業のテスター量] 出Z:Intelマレーシア工場


(1-3) High Density Burn-In(HDBI)Tester

High Density Burn-In(HDBI)Testerは、完成したCPUチップを実際に低a/高aXにしたり、定格よりも高い電圧をXけたりして、基本動作試xを行うために使われるテスターである。1ので複数のCPUを並行してテストできるようになっている。


図7 High Density Burn-In(HDBI)Tester外茵 出Z:Intelマレーシア工場

図7 High Density Burn-In(HDBI)Tester外茵 出Z:Intelマレーシア工場


図8 HDBIテスターマザーボード:厚くて_くて耐X 出Z:Intelマレーシア工場

図8 HDBIテスターマザーボード:厚くて_くて耐X 出Z:Intelマレーシア工場


図9 HDBIテスター攵墇場 出Z:Intelマレーシア工場

図9 HDBIテスター攵墇場 出Z:Intelマレーシア工場


(2) 不良解析ラボ

ペナンキャンパスには不良解析ラボがあり、テスターで不良となったCPUチップの不良原因{及作業が行われていた。ウェーハレベルの不良解析も行っており、不良解析情報は盜颯レゴンΔ粒発・試作チームにフィードバックされる。


図10 不良解析作業 出Z:Intelマレーシア工場

図10 不良解析作業 出Z:Intelマレーシア工場


図11 不良チップ表Cのa度分布を荵,垢襪燭瓩亮S数ロックイン・サーモグラフィ 周S数をw定してa度分布をR定できるようになっている 出Z:Intelマレーシア工場

図11 不良チップ表Cのa度分布を荵,垢襪燭瓩亮S数ロックイン・サーモグラフィ 周S数をw定してa度分布をR定できるようになっている 出Z:Intelマレーシア工場


図12 不良CPUチップの内陲隆戮鮓―个垢覡音S顕微 出Z:Intelマレーシア工場

図12 不良CPUチップの内陲隆戮鮓―个垢覡音S顕微 出Z:Intelマレーシア工場


図13 不良解析を待つ300mmシリコンウェーハ;Core Ultraプロセッサ(開発コード:Meteor Lake)のマザーウェーハ(チップレットを搭載するための配線シリコン基)と思われる 出Z:Intelマレーシア工場

図13 不良解析を待つ300mmシリコンウェーハ;Core Ultraプロセッサ(開発コード:Meteor Lake)のマザーウェーハ(チップレットを搭載するための配線シリコン基)と思われる 出Z:Intelマレーシア工場


Intelが、ベールに包まれていた後工工場をここまでPC関連メディアにo開したのは初めてのことだという。EUVリソグラフィを初めて使したAI機ε觝 PCCore Ultraプロセッサ(12月発売予定)がなかなか発表されず、Q内発売をeぶむmが屬っていたが、Intelは、12月14日の発売開始に向けて順調に組み立てられていることをアピールしたかったようである。

参考@料
1. K、「Intel最jのマレーシア後工工場のクリーンルームに入ってきた!」、セミコンポータル (2023/09/26)
2. K、「12月発売予定のIntel Core Ultraプロセッサ組立・テスト現場を見てきた!」、セミコンポータル (2023/10/11)

Hattori Consulting International代表/国際\術ジャーナリスト K
ごT見・ご感[
麼嫋岌幃学庁医 忽恢娼瞳低峡誼| 嶄忽sで諸舷距縮胎務| 天胆自瞳JIZZHD天胆| 胡和萎恫巷住概瓜互c奕担一| 楳楳課圻卅繁利| 忽恢谷頭匯雫忽囂井| 99消消忽恢忝栽娼瞳励埖爺島邦| 來天胆怜匚互賠壓濆杰| 消消消消涙鷹廨曝冉巖AV| 恷除恷仟壓炒侘鍔崢| 冉巖天胆嶄猟晩昆v壓濆杰| 間喚弉哇np猟硬旗| 膨唹拶垂1515mc今翌| 互賠涙鷹匯曝屈曝壓濆杰翰名| 忽恢娼瞳jlzz篇撞| 8050怜匚屈雫谷頭畠仔app| 爺銘匯鷹屈鷹廨曝| 匯曝屈曝眉曝膨曝窮唹篇撞壓濆杰| 涙孳飢昆忽撹繁俤俤只鮫利嫋| 消消娼瞳窒継匯曝屈曝島咳| 天槻揖揖來videos窒継| 冉巖撹a繁頭壓濆杰間侘app| 蒙寄賞菜虚av壓濂シ| 窒継繁撹壓濆杰簡啼飢シ| 娼瞳忽恢岱鷹消消消消消惜咳 | 涙鷹嶄猟忖鳥晩昆廨曝| 消消翆翆励埖忝栽97弼岷殴| 恷仟忽恢嶄猟忖鳥| 冉巖嶄猟忖鳥消壓| 天胆晩昆匯曝屈曝壓瀛啼| 冉巖娼瞳忽恢及1匈| 際際夊爺爺夊涙鷹嶄猟忖鳥| 窒継娼瞳篇撞壓| 娼瞳冉巖匯曝屈曝| 竃餓瓜蒸戴貧望盃係嶄猟忖鳥| 胆溺挺笥窒継唹篇app| 膨拶唹篇喟消壓濆杰| 弼消忝栽利娼瞳匯曝屈曝| 忽恢湘湘消消99娼瞳唹垪| 篇撞屈曝距縮嶄忖岑兆忽恢| 忽恢窒継復住篇撞|