ラティスのショーン・ライリー��(hu━)(��)とマーケティング担当VPのダグ・ハンター��(hu━)

しかし、ゲート��模が1万以下の小さな��模でもFPGAとして使える応��が出てきた。しかもブレッドボード代わりではない。そのまま応������に使えるチップである。例えば、いわゆるグルーロジックや�p動����をまとめるという応��がある。これまではLSIの集積度を�屬欧討癲��p動����やグルーロジックなどが残り、これらが�T外と�j(lu┛)きな実���C積を��めてきた。�p動����そのものは小さいが実�△靴��C積はそれほど小さくなっていないことが�Hい。例えば�B(ni┌o)�^やコンデンサを20個実�△靴心韶�は数cm平��(sh┫)に及ぶことがある。せっかく1608や0804といった��小型の����を使っても実���C積が小さくならなければ何にもならない。これをわずか1〜2mm角の�j(lu┛)きさの半導��FPGAチップで��き換えることができる。ラティスセミコンダクタや、シレゴテクノロジ（Silego Technology）はここに�j(lu┛)きな�x場があると見ている。

2010�Qの��1四半期におけるラティスの売り�屬欧蓮�2009�Q��4四半期の業績よりも28%�\の7040万ドルになり、純�W(w┌ng)益は1110万ドルとなった。この売�峭發蓮�2008�Qのレベル（6000万ドル）よりも高い。これは同社の����戦�Sをハイエンドからローエンドまで幅広く�}�Xけていたものをミッドレンジないしローエンドに集中することに変えてきたことが奏功した。「不況でユーザーがローコストを�{求してローコスト・ローエンド商��を求めてきたために、われわれは成長した」と同社高密度ソリューション担当のVP兼ジェネラルマネジャーのショーン・ライリー��(hu━)は言う。

ラティスはもはや不況�iの売り�屬欧鬯�えた

ラティスはフラッシュメモリーを内�鼎掘�LUT（ルックアップテーブル）を基本単位とするFPGAメーカーだ。無線および�~線の通信インフラや、セキュリティと監��システムのような�噞��にはミッドレンジの����を提供する。携帯機�_(d│)や�]晶テレビなど�c�攀×_(d│)の�~単な調�Dを行うための����と、グルーロジックや�p動����をまとめるための����をローエンド�x場に向けている。LUT数でいえば1万以下のロジックをローエンドと定�Iしている。フラッシュメモリーは例えば電子機�_(d│)の電源をオンしたら�t、立ち�屬�るように��要なシーケンスや命令などを格納しておくために使う。

例えば、�]晶テレビやデジタルカメラの応��では基本的な画�欺萢�ではなく、機�Δ鮗{加したり変えたりするような周辺�v路にFPGAを使う。色����やスクリーンサイズの比率などの変��(g┛u)に低コストで使えばそれほど�j(lu┛)きなゲート数は要らず、むしろLUTをベースにしているため�~単にプログラミングできる。開発ツールは高級言語やプログラミング言語は要らない。�~単なGUIインターフェースを使って、画�Cを見ながら�v路を設��するため、低コストでちょっとした�v路の変��(g┛u)ができるという応��を狙う。例えば4000ZEシリーズの����だと、待機時電流が10μAと低く、動作電圧は1.6Vと低い電圧でも動作するため消�J電��を下げることができるため携帯機�_(d│)に向く。

ICのサイズがわずか4mm角の64ボールのBGA　4000ZE

加えて、電源��IC、すなわちパワーマネジメントIC（PMICともいう）もプログラム可�Δ如⌒k般的なアナログのDC-DCコンバータをデジタル�U(ku┛)御するためのPMICシリーズ、Power Manger IIもある。例えば����686は0.72Vから動作し、605は�H数の電源レールをモニターする。インテルのプロセッサチップのように、例えば1.0から1.2Vまで0.01Vずつ細かく電圧を�屬臆爾欧垢襪茲Δ扮���に向く。またSoCのような�j(lu┛)きなシステムチップでは複数の電源を使うが、これらの電源レールをモニターするのにも使える。

ラティスはミッドレンジからローエンドまでカバーしながらもローエンドに今後フォーカスするという。これに�瓦靴董▲轡譽粥�Silego）社はローエンドだけ徹�f的にフォーカスする、2001�Q設立の新興FPGAメーカーだ。シレゴは、シリコンと子供のおもちゃであるレゴを組み合わせたSi+Legoから会社�@を��けたように、レゴブロックのように組み立てて設��できるようなロジック����を�eつ。クロック�U(ku┛)御ICで実績のある同社だが、OTP（One-time programmable）ROMベースのFPGAシリーズであるGreenPak����に加え、メタルマスクでプログラムするGreenSak����を最�Zリリースした。GreenPakがPROMベースなのに�瓦靴董�GreenSakはマスクROMベースという�lだ。

GreenPakの�v路ブロック

共にミクストシグナルのゲート数の少ないFPGAで、グルーロジックやレベルシフタ、電源リセットなどのいわゆるその他の�v路をクリーンアップするのに使う。10数個のICや�p動����をきれいに片づけて1チップにまとめてしまおう、という応��である。プリント基���v路を見ると、小さなICや�p動����が�wまっている�C積は案外、ばかにならない。これらをわずか2mm角のチップでまとめてしまえば機�_(d│)の小型化が図れる。「8個のレジスタを使いたいというような����がよくあり、ここに�x場がある」と同社セールス・マーケティング担当VPのジョン・マクドナルド��(hu━)（John McDonald）は言う。

GreenPak/Sakシリーズは、ともに高級プログラミング言語は要らない�屐▲好�リーンを見ながら����を並べて�v路を構成していける『レゴ』��(sh┫)式のGUIインターフェースになっている。このため、設��が�~単だ。�v路の����情報、接��情報を完成させたら、シレゴに�}渡せば、メタルマスクのGreen/Sakでさえ、4週間でシリコンが出てくるという。

こういった�~単な設���v路��(sh┫)式は、8ビットのアナログ�v路混載のマイクロコントローラであるサイプレス社のpSoC����と同じだ。実は、ジョン・マクドナルド��(hu━)の�i歴は、サイプレスにもサイタイム（SiTime）にもいたという。サイタイムのMEMSによるクロック�U(ku┛)御ICもシレゴの��合����だ。

����をライブラリからドラッグし�T線すると�v路を設��できるツール

共にコンペティタ����は8ビットあるいは16ビットのマイコンだろうが、「マイコンはコントローラ機�Δ膨_点が��かれ、性�Δ�限られている」とラティスのショーン・ライリー��(hu━)は述べる。「ハードウエア�v路中心のFPGAの��(sh┫)が性�Δ禄个靴笋垢ぁ�しかもマイコンはC言語などでコードを書きアセンブリする��要がある」としている。