Semiconductor Portal

» セミコンポータルによる分析 » \術分析 » \術分析(半導)

小型・低価格・低消J電のFPGAが順調に成長

4月、Globalpress Connection主のeuroasiaPRESS 2014がシリコンバレーで開かれた。ここ数Q、小型・低価格FPGAにフィットするx場があり、Pびていることを報じてきた(参考@料1)。Lattice SemiconductorとSilegoは、低価格・低消J電・小型化にこだわりながら、T2M(タイムツーマーケット)を最_要課に掲げている。

図1 Latticeのeつ3|類の主 iCE40(左)、MachXOS3(中央)、ECP5() 出Z:Lattice Semiconductor

図1 Latticeのeつ3|類の主 iCE40(左)、MachXOS3(中央)、ECP5() 出Z:Lattice Semiconductor


Latticeは、スピードと俊敏さ(Speed & Agility)をモットーとして、数殴札鵐筏蕕両型のiCE40シリーズと、5〜15ドル級のECP5、その中間2〜5ドル級でI/O当たりの価格が最も低いMachXOS3シリーズにを入れてきた(図1)。「1ドルにも満たないFPGA(iCE40など)は、億単位で販売するであり、FPGAのマクドナルドと考えてよい」と同社CEOのDarin Billerbeck(図2)は言う。


図2  Lattice社CEOのDarin Billerbeck

図2  Lattice社CEOのDarin Billerbeck


今v、Latticeが発表したFPGAは、高性Δ忘播化しながら小型化を維eするECP5。10mm×10mmの小さなプラスチックパッケージに200以屬I/Oピンを配し、8万5000個のLUT(look up table)ロジックエレメントとSERDES(直並`変換)インターフェースを集積している。3.25Gbpsの高]インターフェースで消J電は0.25W度に収めている。高]インターフェースとして、LVDSやDDR3、PCI Express、Gigabit Ethernetなどに官し、3.25Gbpsを確認している。

応としては、スモールセルなどの携帯基地局にデジタルフロントエンドASIC/ASSPのコンパニオンチップとして使う。通信の独Oインターフェースを設けたり、ベースバンドモデムやアナログフロントエンドのインターフェースなどをLUTなどで作り出したりすることで差別化できる。デジタルフロントエンドのASIC/ASSPには、DUC/DDC(digital up conversion / digital down conversion)や、パワーアンプに入するS形をU限するCFR(Crest Factor Reduction)などのv路を内鼎靴討い襪燭瓠ECP5にもそれらに官するv路を集積している。

プロセスは40nmだが、28nmの他社と比べて小型にできるという。85kのLUTでは配線が~単になり最適化できるためとしている。またDSPも集積しており、ビデオコーデックやイメージ信ス萢プロセッシング機Δ鮗存修靴笋垢ぁチップサイズは7.0mm×6.6mmで、Cuピラーを形成したフリップチップで実△垢襦平3)。Diamondと}ぶ開発ツールや、IP/リファレンス設ツール、ハードウエア開発ボードをTしている。


図3 40nmプロセスでも小さなFPGA 出Z:Lattice Semiconductor

図3 40nmプロセスでも小さなFPGA 出Z:Lattice Semiconductor


構成可変のミクストシグナル
もう1社のSilegoは、これまでディスクリートやYロジックなどのをき換えるビジネスを行ってきた。「今は2フェーズに入った」と同社マーケティング担当VPのJohn McDonald(図4の左)は述べる。に同社がを入れてきたミクストシグナルアレイのGreenPAKシリーズをCMIC(Configurable Mixed-signal IC:シーミックと発音)と@け、機Δ鮑遒蠶召垢海箸里任ると位けた。


図4 Silego社マーケティングVPのJohn McDonald(左)とマーケティングディレクタのNathan John

図4 Silego社マーケティングVPのJohn McDonald(左)とマーケティングディレクタのNathan John


図5では、プログラマブルな半導を集積度の高い順にFPGA、マイコン、CMICとした。FPGAはハードウエアをプログラムで変えるのに瓦靴董▲泪ぅ灰鵑魯愁侫肇Ε┘△鬟廛蹈哀薀爐垢襪海箸琶僂┐襯妊丱ぅ垢任△蝓CMICはマイコンよりも~単にハードで機ΔOyに変えられるデバイスと位けている。


図5 Silegoのはマイコンよりも~単にプログラムできる 出Z:Silego

図5 Silegoのはマイコンよりも~単にプログラムできる 出Z:Silego


GreenPAKは、不ァ発性メモリを基本とするプログラマブルなミクストシグナルICで、開発ツールに{^すると、ほんの数分でプログラム構成できるという。4ビットあるいは8ビットのマイコンやグルーロジック、レベルシフター、リセット信。電圧モニターなどの機Δ1チップに搭載する。マイコンのU御機Δ魯好董璽肇泪轡鵑納存修垢襦もちろん、来のディスクリートやYロジックの集積化も可Δ任△襦最小のICはGreenPAK3(SLG46110V)で、ICパッケージは1.6mm×1.6mm×0.55mm(厚)の12ピンSTQFNタイプである。

このICにはアナログ、デジタルロジック、プログラマブルな配線、フレキシブルなI/O、発振_、不ァ発性メモリが集積されている。これほど小さなプログラマブルデバイスはT在しないという。不ァ発性メモリには低コストにするためOTP(One time program)を採している。単価は、100万個P入時で12セント(12)とWい。

これほどまでに小さなが要とされる分野は、ウェアラブル端やスマートフォンなど、小型化の要求が厳しいところである。機Δ箸靴董▲螢札奪U御や電源のシーケンス、バッテリモニター、ウォッチドッグタイマー、タイミング信ネ昊_などがある。設ツールGPAK Designerソフトと@開発ボードをTしている。


図6 CMICの売り屬欧呂海1〜2Q\している 出Z:Silego

図6 CMICの売り屬欧呂海1〜2Q\している 出Z:Silego


このGPAKファミリは4Qiに最初のを出荷して以来、で10億個出荷を記{したという。に、2013Qの出荷数は4億2000万個と\、売り屬欧Pびた(図6)。中国での監カメラとモバイルタブレットに売れたとしている。0.18µmCMOSプロセスで設、]はファウンドリに依頼している。

参考@料
1. 新しいx場開が可Δ砲覆辰FPGA業c、チャンスと脅威が共T(2) (2010/05/19)

(2014/05/08)
ごT見・ご感[
麼嫋岌幃学庁医 天胆晩昆冉巖嶄猟忖鳥屈曝| 忽恢眉雫a眉雫眉雫| 窒継涙蕎A利嫋壓濆杰| 884hutv膨拶喟消7777| 谷弼谷頭窒継鉱心| 忽恢壓19鋤窒継鉱心| gogo繁悶至baoyu231| 垰答窒継篇撞編心爺爺篇撞和| 喬晩禅梧忽囂井20鹿嶄猟井| 69塀札耶窒継篇撞| 來xxxxhd互賠| 冉巖s弼寄頭壓濆杰| 娼瞳其然忽恢裕繁壓篇撞7| 爺銘利恷仟井www| 消消娼瞳忝栽窮唹| 為栽謹嶽祇醤恫欺図hh| 忽恢撹繁互賠篇撞| xxxxx壓| 晩昆天胆嶄猟娼瞳窮唹| 繁曇富絃娼瞳涙鷹廨曝屈曝| 昆忽仔弼頭壓濆杰| 壓潦苗衄僕嫋| 消消消玻消玻消消gif強夕 | 來xxxxbbbb| 嶄猟娼瞳涙鷹嶄猟忖鳥涙鷹廨曝| 天胆晩昆忽恢眉貧啼冉壓濘| 窒継a雫谷頭涙鷹| 楳楳課91壓| 忽恢娼瞳牽旋利嫋| 匯雫編心120昼篇撞| 恷除2019窒継嶄猟忖鳥篇撞眉 | 槻來gay仔窒継利嫋| 嗽寄嗽物嗽諸嗽訪a篇撞| 晩云xxx→弼篇撞壓濆杰翰嫋| 溺來涙耗窒継利嫋壓濘| 担巷議嗽寄嗽侮嗽啣誨弌僣| 喘返峺汁岱杏゛嬉貳朔議...| 忽恢岱尖戴頭壓濆杰| 秉曲啼詰嫋壓| 溺繁斑槻繁涌app窒継寄畠| 曾功匯序匯竃亜項諾阻篇撞|