図1　Western Digital CTOのMartin Fink��(hu━)

Western Digitalは東��メモリのプロセス協��会社として�~�@だが、元々はHDD（ハードディスクドライブ）を�攵漰売してきた。2016�Qに東��と共同でNANDフラッシュメモリを開発していたSanDiskを�A収し、日本の半導��業�cで�k躍�~�@になった。今はSSD（半導��ディスク）も�攵�しており、HDDとSSDの両��(sh┫)でビジネスを�t開している。HDDやSSDでは、読み出しチャンネル��のASICやNANDフラッシュコントローラなどの専��のICが��要で、WDはこれまで10億個のCPUコアを搭載したICを出荷してきたという。今後もストレージデバイスは、ますます�Pびてゆき、時期は��確に言わなかったが、いずれ20億個に達するだろうとFink��(hu━)は述べている。

WDがRISC-Vコアに切り��えようとしている背景には、�j(lu┛)量のデータを扱う時代が来ることを�[定していることがある。これまでの�Lベースの記�{データから、電子メールの通信データに代わり、これからはデータを?q┗)���して�攵�や����の効率を�屬欧燭蝓▲如璽燭鬟咼献優垢箸靴謄泪優織ぅ困靴燭蠅垢襪海箸砲覆襦�ストレージやメモリは今後もますます�(ji└)�要になることは間違いない。WDのストレージデバイス��コントローラASICはあくまでも社内向けのチップであり、IPコアもチップも外販しない。���]はTSMCとGlobalFoundriesに委�mしている。

WDはデータを2�|類に分け、�j(lu┛)量のビッグデータと、高�]にアクセスしたいファストデータ（Fast data）に�t開していくとした。これまでは、コンピュータシステムのメモリ階層から構成されるコンピュータセントリックなアーキテクチャであったが、これからは二つの両極端のメモリ応��へと広がっていくとする(図2)。

図2　データは�@��から、�j(lu┛)��模・高�]の両極端に�t開されていく　出�Z：Western Digital

これをFink��(hu━)は、乗り�颪卜磴┐董∪@��アーキテクチャだと4ドアセダンのようなもので、ビッグデータは�j(lu┛)型貨�駘∩��`や貨�騁`�Zだとし、ファストデータはロケットやパーソナルジェット機、新��(chu┐ng)線のようなものだとした。つまりさまざまな乗り�颪�共�Tしているようにストレージデバイスも��来の専��のHDDやSSDからビッグデータやファストデータに向いたストレージへと�t開されていくとしている。確かに、金融�x場ではHDDでは��すぎて高�]�D引に向かないからとしてSSDへ向かっているが、��てSSDの代わるわけではない。�j(lu┛)量のデータはHDDやデジタルテープの��(sh┫)が保�Tに向いている。

ファストデータは、ストレージ半導��ではなくメモリとして、絶えず書き換えるRAMを�[定している。DRAM、SRAM、不ｧ発性RAMなどがファストデータを�Г┐�(図3)。こういった広い�J(r┬n)囲の「データセントリックなアーキテクチャ」がこれからの新しいコンピュータシステムを作るだろうとみている。

図3　ストレージはビッグデータへ、メモリはファストデータへ　出�Z：Western Digital

当�Cの応��として、ビッグデータには分析や機械学�{に使われ、ファストデータはブロックチェーンやセキュリティ検出、イベント相関などの応��を�[定している。コンピュータシステムをこれから拡張していくうえで、「オープン性」が��要とみており、CPUコアとしては�@��のIntelやArmではない、��3のコアで育てていく、と考えている。RISC-Vのパートナーシップの組�Eとして、LinuxやTensorFlow、Hadoopなどの団��がいる。

ライセンスフリーのRISC-Vは�j(lu┛)量・高�]の専��的なCPUアーキテクチャとして使われるものであり、�@��のアーキテクチャにとって代わるものではない、とFink��(hu━)は見ている。例えば、機械学�{や分析ではプロセッサをデータの�Zくに��く。これまではデータをプロセッサの�Zくに��くようにしてきた。ディープラーニング向けのAIチップでは、1チップ内に�H数のAIブロックを構成し、その�QAIブロックはCPUとメモリを�Zくに配��するレイアウトが�Hい。ニューラルネットワークでは、データ×�_みの���Qを並�`にマッシブコアで行うことが�Hいからだ。今後のAI普及に向けた専��チップにはRISC-Vが向くとみている。

UC BerkeleyがRISC-Vを開発した�T図は、Armと�眼^するためではなく、CPUでもIntelのx86�UとArmのコアとではISA（命令セットアーキテクチャ）が異なるため、�k緒に乗せられないことに�瓦垢詆塰�を解��するためであった、と2017�Q12月に来日したUC BerkeleyのKrste Asanovic教�bは語っている(参考�@料2)。これからは、1チップSoC�屬�CPUもGPUもDSP、ISPなど様々なプロセッサを集積する半導��チップが�\えていくため、そのためにも�kつの共通となるISAが��要となると述べていた。

図4　RISC-V Foundation加盟社数は2�Q�iの3倍に　出�Z：Western Digital

RISC-Vコアを普及させるための団��、RISC-V Foundationの参加メンバーは2016�Q9月時点での40社から現在129社に�\え、その数は�\加中だという（参考�@料1）。代表的なメンバーには、GoogleやNvidia、IBM、Qualcomm、Tesla、NXP、Samsung、Micron、Siemensなどのビッグネームがズラリと並んでいる(図4)。

参考�@料
1. 半導��のLinuxになるか、フリーのCPUコアRISC-V (2016/09/06)
2. 半導��プロセッサメーカーが集�Tした師走(IoT/セキュリティ��) (2017/12/22)