図1　SoCにはCPUやDSPのようなソフトウエアベースコアと、ASICやASSPのような専��コア、そしてプログラム可�Δ淵蓮璽疋Ε┘��v路であるFPGAを共�Tさせる　出�Z：Altera

FPGAをOpenCLでプログラム
Alteraは昨�Q30周�Qを迎え、今や3000�@の��業�^を擁するFPGA企業になった。FPGA�k筋でやってきた同社だが、FPGAのロジック��模があまりにも�j(lu┛)きくなりすぎるとプログラミングに�j(lu┛)変な時間がかかりもはや現実的ではなくなった。そこで、ソフトウエアベースのCPUやDSPと、専��IPコア、そしてハードウエアベースのプログラマブルロジックを共�Tさせる��(sh┫)式のSoCへ代わりつつある(図1)。この��(sh┫)式だと、��格が絶えず代わるような�v路はソフトウエアで、��まった�v路を高�]にしたい場合には専��IPを、高�]�v路をフレキシブルに変えたい場合はFPGAを使い分け、�]い開発期間で設��できるようになる。

同社は、ハイエンドの応��としてデータセンターにおいて、�k定の���Qを高�]に処理するために、FPGAの�W(w┌ng)��を提案している。検索アルゴリズムを最適化したり、CPUを並�`動作させるためのアルゴリズムを実行したりする�}段としてのFPGAである。その�T果、検索機�Δ任�10倍、画�欺萢�では9倍、そして金融関係の���Q（ストックオプションの値��けやモンテカルロシミュレーションなど）では25倍も高�]になったとしている。

図2　CPUやDSP開発にC言語を使ってきたプログラマはFPGAの設��も可�Δ法―儘Z：Altera

さらに高集積なアプローチにはOpenCLを導入する。これは、C言語をベースにしたプログラミング�}法で、並�`演�QのマルチCPUコアや、GPUやDSPのコアが共�Tするヘテロジニアスなコアなどを�W(w┌ng)��した並�`処理コンピュータに向くツールである。高集積のFPGAのプログラミングにOpenCLを使っていく。��に、クラウド検索のアクセラレータをAlteraは中国の検索サイト、��度（Baidu）と共同開発している。検索という��まった���QにFPGAで実行すると高�]になるばかりではなく、CPUやGPUの負荷を��(f┫)らすこともできる。これまでCPUなどのソフトウエア開発に携わってきたC言語プログラマは、今後OpenCLでハードウエア設��もできるようになる(図2)。

独�Oのクラウド���Q機を�eつSynapse
デジタルもアナログも設��できるデザインハウスのSynapse Designは、RTLに加え、Verlog-AとSPICEを�eっており、ファーストシリコンで完��動作可�Δ淵船奪廚鯆鷆，垢襪海箸���長としている。独�O開発したEDAツールのSTEM（Synapse Design Tool Execution Manager）を��い（図3）、��しい設��フローを管理している。最�Zの12ヵ月で33�|類SoCを設��したという。このSoCには14nm FinFETや28nm FD-SOIに加え、28nmHPM/HPL/SLPなどの最先端のファウンドリプロセスも含んでいる。��て500mm2以�屬離船奪廛汽ぅ困如▲侫　璽好肇轡螢灰鵑覇虻遒靴燭箸靴討い襦�

図3　Synapseの設��管理ツールSTEM　出�Z：Synapse Design

同社は、設��･検証に関する演�Qを高�]にするため、専��のコンピュータ(プラットフォーム)をクラウド設����に作った。Intelのプロセッサを使わずにFreescaleのT4240ネットワークプロセッサをCPUとして使い、消�J電��を半��(f┫)させたとしている。��いたOSは、オープンソースのクラウドOSであるOpenStackの最新版Icehouseである。SoC設��を、このクラウドコンピュータで実行する。このプラットフォームは、24個のプロセッシングスレッド、4チャンネルの10Gb Ethernet、8チャンネルの1Gb Ethernet、96TBのSSDを�eつが、この構成を�j(lu┛)きく変えられるコンフィギュアラブルなハードウエアでもあるという。データセンターの消�J電��を��(f┫)らしながら、演�Q�]度を�屬欧燭燭�TCO（total cost of ownership）も削��(f┫)できるという。

図4　開発したクラウド設����専��コンピュータ　出�Z：Synapse Design

参考�@料
1. 高集積は設���\術も困�Mに：設��ツール��〜EuroAsia(2) (2014/10/17)