Mears社の格子MOSFETはサブスレ電流も1桁低
シリコンMOSトランジスタのチャンネル層表Cに、半導-半導-半導という繰り返し構]から成る格子層を形成し、ゲートリーク電流の低とドレイン電流の\加というメリットをeつ、く新しい構]のトランジスタをMears Technologies社が開発したが、メリットはそれだけではなく、サブスレッショルド電流も1桁Zくることがわかった。
Mears 社の提案する格子MOSトランジスタは、厚さ10nm度の格子構]MOSのチャンネル覦茲忘遒蝓X-YCとZ軸(sh┫)向とで電子の~効量を人工的に変えることで、ゲートリークが少なくドレイン電流は\えるというもの。T晶格子を走行する電子の動きを量子学的に解くと、運動量(k空間)に瓦靴謄┘優襯ーバンドギャップをeつことは半導駘の教科書よく瑤蕕譴討い襪、伝導帯のエネルギーギャップは下の図のように曲線をWく。
この曲線の曲率は電子あるいは孔の~効量に深く関係し、曲率が緩いと~効量はj(lu┛)きく、曲率がきついと~効量は小さいことが瑤蕕譴討い襦c~効量は小さいと電子や孔の‘暗戮禄j(lu┛)きく、~効量がj(lu┛)きい、すなわち_いと‘暗戮肋さくなる。
Mears社の新型トランジスタは、シリコン原子が?chu┐ng)зしく並んでいるT晶構]を人工的に変えた格子構]を作り、X-Y(sh┫)向には~効量を小さく、Z軸(sh┫)向にはj(lu┛)きくするもの。これによってZ軸(sh┫)向、すなわちゲートリーク電流(sh┫)向には電流は流れにくく、X-Y(sh┫)向すなわちドレイン(sh┫)向には電流を流れやすくしている。
今v、Mears社は、サブシュレッショルド電流もk桁Zく小さくなることを見出した。来のMOSトランジスタでは、スタンバイ時の消J電をj(lu┛)きくするサブスレッショルド電流を下げるためにゲートしきい電圧を屬欧茲Δ箸垢襪汎虻]度が落ちた。逆に動作]度を屬欧茲Δ箸靴董▲押璽箸靴い電圧を下げるとサブスレッショルド電流が\えてしまった。どちらかを犠牲にしなければならなかった。
Mears社CEOのRobert Mears(^真)によると、ゲートしきい電圧を下げなくてもサブスレッショルド電流が下がったという。その理y(t┓ng)はらかにしないが、実的に]チャンネル効果を抑えることができるため、サブスレッショルド電流を下げられると、ヒントめいたことを述べた。このサブスレッショルド電流低の再現性は統的に科あるとしている。試作にはSEMATECHの子会社で試作開発のファウンドリATDF社の85nmプロセスをW(w┌ng)した。
現在、この格子MOSトランジスタのを世c中で申个10月6日現在で42PDu、170Pを申价罎世箸いΑMears社は101段のリング発振_も試作し、ゲートやゲート当たりの消J電などのデータはZいうちにo開する予定だ。
同社のビジネスモデルは、基本的には英ARM社と同様、ライセンスおよびロイヤルティビジネス、サービスなどである。格子を形成したウェーハを売るビジネスは今のところ考えていないという。