図1　SamsungのHBE3 H12����　出�Z：Samsung Electronics

HBMはTSV（Through Silicon Via）�\術を使ってDRAMダイを4��あるいは8��などを�_ねるメモリで、メモリセルをアクセスする�U御�v路は最下層に��き、�_ねたダイからメモリセルにアクセスするため、�]度が�]い。�j量のビットを読み出す場合でも電流は�屬�ら下へ�貭召卜�れるため電����失は少ない。ただし、シリコンダイを積み�_ねる工��が��要なため�}間がかかりどうしても高コストになってしまう。このためパソコンやスマートフォンなど�j量�攵�����ではモノリシックなDDR4やDDR5のDRAMが主流になっていた。

最�ZはAIの学�{や推�b��にGPU（グラフィックプロセッサ）が使われるようになり、�j量のデータを並�`処理するためのAIチップセットの�kつとしてHBMメモリが使われることが�\えてきた。��に膨�jなデータを学�{させる�收�AIでは�Lかせないメモリとなっていた。データセンターやクラウドで使う�收�AIの学�{には高価でも�j容量を�]期間で学�{させる要求が�咾い燭瓠�HBMで出��れていたSamsungとMicronがSK hynixを�{いかける�t開になっている。SK HynixはすでにHBM3Eを開発したという発表を昨�Qの8月にしているが、量�巤期を2024�Q�峇�と述べていた。

2月26日にMicron、翌27日にSamsungが相次いでHBM3E����を発表した。HBM3EはHBM3に比べ、バンド幅データレートが6.4Gbps以�屬�ら8Gbps以�屬��屬�っており、さらなる�j容量化と高�]データレート化が��われている。

SamsungのHBM3E 12H����には12��のダイを�_ねており、その容量は36GB（ギガバイト）、バンド幅は1.28TB/sという性�Δ澄ｒ�来のHBM3 H8と比べ共に50%�\加している。これに�瓦靴�Micron����は8��ダイ構成でメモリ容量が24GBで、1.2TB/s以�屬世箸靴討い襦�バンド幅は9.2Gbps。Micronも12��の36GB����も量������中だとしている。

SamsungがDRAMを12��も�_ねることができた理�yは�X圧��絶縁フィルム（TC NCF）を進化させた�T果だとしている。�k般に3D-ICではウェーハ�屬�TC NCFフィルムを搭載した後に�Qチップに当たるウェーハ�屬琉���に別のチップを�_ねて薄くモールディングする。もともとのウェーハ�屬砲論橙���のバンプやピラーを形成してあり、リフローによって�屬忘椶擦襯船奪廚氾填砲鮴橙�させるが、このTC NCFは薄ければ薄いほど何��もチップを�_ねることができる。Samsungは今�v12��のチップを�_ねても��来の8��チップと同じような厚さにできたという。チップ間の厚さは7µmまで薄くしながらボイドは�荵，任�なかったとしている。また、チップ間のバンプには信�ﾃ�は小さく、電源配線��は�jきくすることで�Xの問��を�v�cしたとしている。

�k�機�Micronは8��構成で24GBの容量を実現するのに、�_ねる�\術については��らかにしていないが、プロセスとしてHBM3 Gen2と同じ1β nmプロセス（参考�@料1）を��いたという。

HBM3Eの主な����はAIチップと組み合わせるチップセットになる。Samsungは、今よりもっと�j容量が要求されるAIチップにはHBM3E 12Hが最適なソリューションとなる、と期待している。このチップの量��は2024�Qの�i半を予定している。

Micronの24BG 8H HBM3E����は、NvidiaのH200 Tensor Core GPUとセットに乗ると期待しており、2024�Qの��2四半期（4~6月）に出荷が始まるという。データピン当たりの�]度は9.2Gbpsで、AIアクセラレータやスーパーコンピュータ、データセンターなどに納められる。��来��のHBMと比べ消�J電��は30%低いという。MicronはSamsung、SK hynixと共にTSMCの3DFabric Allianceのメンバーに入っており（参考�@料2）、半導��、システムイノベーションの未来の形成を�мqしていく、と訴求している。

参考�@料
1. 「Micron、24GビットのDRAMダイをTSVで8��スタックした24GB HBM3を出荷」、セミコンポータル (2023/07/28)
2. 「TSMC、先端パッケージ�\術エコシステム3DFabric Allianceの詳細を��らかに」、セミコンポータル (2023/10/31)