SiTime、4つのSoCに同時にクロック信�､鯀�れるICを����化
MEMSを�W��する振動子と発振�v路、クロック発�昊_を1パッケージに実�△靴織�ロックICは、小型、高性�Α�低ノイズだけではなく、クロック周りのプリント基��設��も�~易にしてくれる。MEMSベースのクロックICを�}�XけてきたSiTimeが4つのSoCを同時にクロックできる4出��のクロックIC「Chorus」を����化した。 [→��きを読む]
コンピューティング
ラピダス、Esperantoとの提携で、TSMCとの違いが��確に
ラピダスがRISC-VのスタートアップEsperanto Technologiesと交わした提携は、実はここで初めてTSMCとの違いが��確に出ていた。Esperantoの会見では�W才CPUデザイナーとも言われるDave Ditzel CTO（図1）も同席していたのだ。彼はかつてソフトウエアによる工夫でX86互換プロセッサを設��し、今はRISC-Vの設��を率いる。彼がTSMCとの違いを��確にした。 [→��きを読む]
AIアクセラレータやデータセンター向け半導��の開発が相次ぐ
AI�\術はクラウドもエッジも共に��発だが、先週はクラウドを念頭に��くデータセンター����でのAIチップの新����がIntelとMeta（旧Facebook）から発表があり、Armも新AI IPコアを、Googleはストレージ�U御のCPUを発表した。AIチップのスタートアップTenstorrentと提携したラピダスがシリコンバレーに営業拠点を��く。ルネサスは甲�B工場を�n働開始した。 [→��きを読む]
STMicroelectronics、AI･IoT応��を�T識、マイコンのポートフォリオを拡�j
STMicroelectronicsがマイコンの����ポートフォリオを拡�jしてきた。小さな�陵枦澱咾覇虻遒垢襯┘優襯�ーハーベスティング����のマイコンから、さらにはハイエンドマイコンとしてコスト効率の高いCortex-A35とCortex-M33を集積するSoC+MCUまでSTM32シリーズとして拡�jした。今後18nmノードのFD-SOIプロセスPCMメモリ集積マイコンも24�Q後半サンプル出荷する予定だ。 [→��きを読む]
Intel、AI時代のシステムファウンドリをIFSの�`�Yに設定
Intelは、2月に「Intel Foundry Direct Connect 2024」を開��、その�k�陝�参考�@料1）をすでに報告したが、その詳細が��らかになった。Intelは�Oらを「AI時代のシステムファウンドリ」と�}んでいるが、その中身を��確に定�Iした。現在は世�cランクで10位���Zにいるが、2030�QまでにTSMCに次ぐ��2位になる、と��言している。 [→��きを読む]
2nmのマスク��作期間を格段と�]縮するNvidiaのcuLithoとSynopsysのOPC
![2nmのマスク��作期間を格段と�]縮するNvidiaのcuLithoとSynopsysのOPC](/assets_c/900px/240328-culitho.png "2nmのマスク��作期間を格段と�]縮するNvidiaのcuLithoとSynopsysのOPC")
2nmプロセスでは、EUVといえどもOPC（光学的�Z接効果�T��）が��要になってくる。EUVの13.5nmという�S長ではパターンをそのまま加工できなくなってきたからだ。2nmプロセスだと複雑すぎて試行�惴軼�なアプローチはもはや使えない。���Q機�W��のリソグラフィの出番となる。NvidiaとTSMC、Synopsys、ASMLは、昨�Qエコシステムを構築したが（参考�@料1）、TSMCの量��ラインに���Q機リソを導入していることが��らかになった。 [→��きを読む]
Nvidia、1兆パラメータの�收�AI向け新GPUとAIコンピュータを発表
半導��初の時価総�Y1兆ドル企業となったNvidiaの�k�jイベントであるGTC 2024が今週初めに�櫂�リフォルニア�Ε汽鵐離爾燃���され、1兆パラメータを処理するための新しいAIチップ「GB200」を��らかにした。この����は、新GPU「Blackwell」を2個とCPU「Grace」1個を集積したSiP（System in Package）。Blackwellも、2チップ構成となっており、GPU1個でも巨�jなチップとなっている。なぜ巨�jなチップが��要か。 [→��きを読む]
Arm、クルマのデータセンター化に向けIPコアを充実
Armは3週間ほど�iにデータセンター��のハイエンドのCPUコア「Neoverse N3/V3」シリーズのCPUをリリースしたが、すでにクルマグレードのNeoverse V3AE IP����を提供したことを��らかにした。このIPは、ASIL-B/DやISO26262など�Z載仕様を満たし、このシリーズだけではなく、Automotive Enhancedシリーズとして、Cortex-A/R/Mなどのシリーズにも導入する（図1）。 [→��きを読む]
Cerebras、4兆トランジスタの��3世代ウェーハスケールAIチップを開発
Cerebras Systems社は、4兆トランジスタを集積したウェーハスケールのAIアクセラレータチップ「WSE-3」を開発した。300mmウェーハから21cm角に切り�Dった半導��で、�i�vのWSE-2（参考�@料1）での7nmから5nmプロセスを�W��して集積度を�屬欧拭�このウェーハスケールICを組み込んだAIコンピュータ「CS-3」を64��組み込む「Condor Galaxy 3」を戦�S的パートナーであるG42と共同で開発中である。 [→��きを読む]
�Xや電流などのシミュレーション�T果をすぐ�uられるSimAIをAnsysが開発
先端パッケージングで�_要になる、流��解析や構�]解析などのシミュレーション�\術にAI/ML（機械学�{）を�W��すると、桁違いに�T果が�]く�uられるAIシステム「SimAI」をシミュレーションベンダーのAnsysが開発した。AnsysはTSMCのエコシステムにもEDA3社と共に参加しており、これからの半導��パッケージには�Lかせなくなりそうな�T在だ。 [→��きを読む]
