図1　TSMCが�eつInFOやCoWoS�\術で実�△靴織船奪廖”��v撮影

日本における新工場は東�Bに設立すると現地では報じられているが、東�Bのどこになるのか場所については触れていない。これまで��らかになっていることは、経済�噞省と折半で日本に合弁会社を設立すること、�i工��ではなく後工��の工場であること。

経�愱は昨�Q、�i工��の誘致をTSMCに�eちかけていたが、見��に��られた。同省は今�Q度はそのための予�Qをすでに���屬靴討�り、TSMCの半導��工場を何が何でも誘致するため、�i工��のファウンドリではなく、後工��の工場を設立しようということのようだ。とにかくTSMCの半導��工場を日本に�eってこれたとなれば経�愱のメンツは保�eされ、TSMCの半導��工場を日本に�eってきたという実績が残ることになる。

では、TSMCはなぜこの�Bに乗ったのか。この�Bにはさまざまな��実を積み�屬欧���要がある。�kつは、TSMCが�盜颯▲螢哨��Δ�5nmプロセスの最新鋭工場を設立することを��め（参考�@料1）、35億ドルという�@本金まで�D締役会で��定したことだ（参考�@料2）。このため、日本に�i工��の工場を作るという���Iは消えた。

TSMCは��湾���陲凌��腓遼楴匚�場だけではなく、��中、��南など、地震やテロなどのリスクに�△┐撞�業�M��のため�Q地に工場を分�gさせている。��湾以外でも中国の南�Bとシンガポールにも工場を�n働させている。�盜颯錺轡鵐肇��Δ砲盥�場を�eっているが、200mmウェーハファブであり、昨�Qのアリゾナ工場ほどの��模ではない。今�v、日本に誘致することで後工��工場のリスク分�gということになりそうだ。

もう�kつは東�B�j学の�eつ最先端MOSトランジスタ�\術である。2019�QにTSMCと東�jd.labは提携を�Tび（参考�@料3）、東�jで7nmや5nmのLSI設��を行い、その���]をTSMCに依頼できるようになった。東�j�笋箸靴討盧農菽璽廛蹈札垢�LSIを設��したいという思惑がある。TSMCとしては今後の5nm、3nmへと微細化が��く�屬妊廛蹈札垢鮴濕�するために東�jのMOSトランジスタ�\術が欲しかった。東�jには量子��学のトンネル効果を�W��したTFET�\術や化合�馮焼���とのヘテロ�\術もある。TSMC1社だけで3nmあるいは2nmプロセスを開発するよりは�j学の���Lを借りる�気�開発�Jは�Wく済む。Samsungのファウンドリビジネスの�{い�屬欧發△襦�

それだけではない。TSMCはこれまで、Appleやファーウェイ、QualcommをはじめとするスマートフォンビジネスやAMDのCPUビジネスを中心にファウンドリサービスを行ってきた。今後は、�O動運転や電動化をはじめとするクルマ��業の成長分野にも進出できる。この�噞は日本がドイツと並んで�咾い海箸�TSMCは理解している。さらに日本は�噞��ロボットやPLC（Programmable Logic Controller）、�噞機�_でも世�cをリードしている。これからは再�撻┘優襯�ー�U御機�_にも成長機会が�\える。実は日本が�u�Tな分野にこういった未来のテクノロジーがたくさんある、と�L外の�`には映っている。日本法人に��を入れる外�@�U企業には、こういった日本の�\術に�`を向けている所が�Hい。

TSMCは日本にデザインセンターを開設するための人材募集を積極的に行っている。RTLからGDSまでの設��やメモリコンパイラのエンジニア、レイアウトエンジニア、IP開発�v、��性�h価エンジニア、�b理合成/高位合成エンジニアなどを求めている。ファウンドリビジネスで�_要なことは、設��専門のデザインセンターを�eつことだ。さもなければ顧客は来ないからだ。�O�iの半導��を欲しいIT企業は�Hい。しかしLSI設��は�Mしい�屬紡召鳳���が�Wかないから積極的にやりたくない。プログラミングからRTL出��、プログラム検証、�b理合成、ネットリスト出��、レイアウト、配��配線、そしてマスク出��、という設��工��を�kから学ぶ暇があるなら、AIのアルゴリズムや新しいソフトウエアの開発をしていたい。だからこそ、LSI設��専門のデザインハウスが�Lかせないのである。日本でファウンドリと称している���]工場は、設���ξ�がないにもかかわらずデザインハウスと�}を組んでいないため、いつまでたっても顧客はこない。

これからのLSI、��にSoCは、CPUとGPUやDSP、ISPなどヘテロプロセッサとの集積と、Siに化合�馮焼���を集積する�\術が�_要になる（参考�@料4）。ヘテロプロセッサはRISC-Vで命令セットを統�kする動きを�W��するとして（参考�@料5）、Siと化合�馮焼���のとのヘテロ集積�\術は、実は日本がまだ�咾ぁ�

2次元平�C�屬縫肇薀鵐献好燭鴦Hく集積するムーアの法�Г蝋圓�詰ってきたため、5nmから3nm、2nmへの微細化は進める�k�気如¬詰�なく���]するためのチップレット（小さいチップやIPをチップ化したもの）をSiインターポーザなどに集積する動きも見逃せない。先端パッケージ�\術は、Intelが始めたチップレット実�◆�参考�@料6）もその�kつである。ここに2.5Dや3DのICも集積する。

TSMCはコスト的に折り合いを��けながら3次元実�△鰆`指す�\術、InFO（Integrated Fan-Out）やCoWoS（Chip-on-Wafer-on-Substrate）�\術に��を入れてきた。この先端パッケージはWLP（ウェーハレベルパッケージ）や実�△靴織僖奪院璽犬�チップと同��度かやや�jきい��度の��小型パッケージである。最�Zでは3次元実�△�SoIC�\術（図2）も開発している。

図2　TSMCの3次元ICであるTSMC-SoIC�\術　出�Z：TSMC

ウェーハをチップにカットする�iにウェーハへのバンプ形成やモールディングなどで加工するため、�i工�����]�佗蕕�TSMCが�}�Xけているが、OSATトップの��湾ASEも同様な先端パッケージを�}�Xけている。つまり��争が��しくなりつつある。

さらに、日本には新光電気工業やイビデンなどの先端パッケージ�\術を扱う会社がある。単なる後工��のOSATではない。加えて、後工��の���]�����噞では、ウェーハの切��を行うディスコや東�B�@密工業、モールディングのアピックヤマダとボンダーの新川を傘下に�Eめたヤマハ発動機の子会社ヤマハモーターロボティクスホールディングス、モールディングに�咾�TOWAなどの����メーカーもある。TSMCにとっては�����噞へのサプライチェーンを�W��しやすくなるというメリットもある。

日本に誘致する先端パッケージ工場は、こういったInFOやCoWoS�\術、3D-ICを使う工場となるだろう。今や後工��＝��れた�\術、という図式は成り立たなくなりつつある。

参考�@料
1. TSMCの�盜饑菽執�場設立の背景に華為つぶし (2020/05/18)
2. AppleがMacのCPUをIntelから独�Oに変えたのはスケーラビリティ (2020/11/16)
3. 東�jとTSMCが包括提携、3nm以下のLSI実現に向けた国際協��へ (2019/11/28)
4. ISSMでヘテロ半導���\術の�妓�を��唆した世�cの�b客Nicky Lu�� (2020/12/18)
5. 半導��プロセッサメーカーが集�Tした師走(IoT/セキュリティ��) (2017/12/22)
6. VLSI Sympo報告：IntelのMayberry CTO、コンピュータトレンドを語る (2020/06/19)